才瀅，崔保健，趙海鷹

(中國人民解放軍92493 部隊89 分隊，遼寧 葫蘆島 125000)

0 引言

GPS 全球定位系統(tǒng)與北斗導航定位系統(tǒng)在提供實時導航信息的同時提供精確的時間信息，導航電文中即包含授時信息［1］。一般授時型接收機可提供同步于UTC 或者GPS 的秒脈沖信號，例如M12T 型GPS 接收機、WGB12 北斗接收機;該信號的授時準確度優(yōu)于50 ns［2］，通常在電力、通訊領域作為時間基準使用。但在實際應用中，衛(wèi)星信號的調整、天線被干擾及GPS接收系統(tǒng)故障等因素都會造成衛(wèi)星失鎖或信號偏差，這時就需要本地時鐘同步于定位系統(tǒng)的授時信號，當衛(wèi)星信號失鎖時依靠本地鐘授時，衛(wèi)星信號恢復時，重新同步［3－5］。本地時鐘的秒信號通常由本地晶振、銣鐘或者銫鐘經過分頻得到，這種依靠簡單數字電路產生的信號的同步精度會受系統(tǒng)工作時鐘的限制，若系統(tǒng)時鐘10 MHz，其同步精度在100 ns 左右;而采用鎖相技術設計的同步電路雖然精度高，但電路設計較為復雜［6］。

本文提出一種基于精密時間數字轉換器、復雜可編程邏輯電路和硅延遲線技術的精密秒脈沖同步方法，同步精度可達0.25 ns，可在GPS 授時同步鐘項目中應用。

1 脈沖同步原理

GPS 和北斗定位系統(tǒng)輸出的1 PPS 或100 PPS 脈沖信號作為授時信號，本地銣鐘或晶振的10 MHz 信號與該信號同步，GPS 接收機的秒脈沖信號作為分頻計數的開門信號;在GPS 接收機的秒脈沖上升沿，分頻電路產生的1 PPS 秒信號觸發(fā)分頻計數器，對OCX 輸出信號10 MHz 進行分頻，實現兩個脈沖信號的同步。同步精度依賴于OCX 信號與GPS 信號的初始相位差，最大同步誤差取決于OCX 信號頻率;頻率越高，同步精度越高，10 MHz 同步精度最大誤差100 ns。若要實現1 ns 同步精度，就要求工作時鐘頻率高達1 GHz，在電路設計上難于實現。

鎖相環(huán)同步技術是將晶振的10 MHz 輸出信號經過計數器分頻得到1PPS 信號，該信號與GPS 輸出的1PPS 信號同時送入鑒相器;鑒相輸出電壓調整壓控振蕩器輸出信號頻率和相位，實現兩個信號的同步，從而提高同步精度;但是，對1PPS 同步，要求鑒相器工作頻率較低，鑒相器鑒相和環(huán)路濾波器設計調節(jié)較為困難［6］?；赥DC 和硅延遲線脈沖同步原理如圖1 所示。

圖1 基于TDC 和硅延遲線脈沖同步結構框圖

一是分頻處理，用于對壓控晶振、銣鐘或銫鐘的10 MHz 信號分頻產生1PPS 信號;二是同步觸發(fā)單元，在微處理器控制下，對技術分頻鏈清零，重新計數。

在微處理器控制下，TDC 時間數字轉換器件測量CPLD 分頻輸出的1PPS 信號與GPS 接收機輸出的1 PPS 信號的脈沖相位的時間間隔;該時間間隔在0 ～100 ns 之間;微處理器通過控制硅延遲線對分頻輸出的脈沖信號進行退后或前移，從而實現脈沖同步，同步分辨率0.25 ns。

2 脈沖同步硬件電路設計

2.1 脈沖相位測量單元

為實現兩個脈沖序列的同步，必須測量兩脈沖序列的相位差。脈沖相位差可用兩個脈沖上升沿的時間差表示，通常采用計數器實現這一功能?？紤]小型化和技術成本的要求，本文采用德國ACAM 公司研發(fā)的時間間隔測量芯片實現時間間隔的數字化測量。時間間隔測量芯片已在高精度激光測距儀、頻率和相位信號分析等多種領域得到了廣泛應用，可提供兩通道250 ps 或單通道125 ps 分辨率的時間間隔測量;每個通道可采樣四次，測量范圍3 ns ～200 ms;通過軟件可對分辨率進行精確性調節(jié)，校正和控制時鐘的頻率在500 KHz ～350 MHz 之間。TQFP44 芯片封裝方式便于手持，工業(yè)溫度范圍40 ～85 ℃，工作電壓2.7 ～5.5 V，功耗較低。時間間隔測量原理如圖2 所示。

圖2 TDC 時間間隔測量原理

TDC 內部包含兩個計數器，一個是整周期計數器，用來保存起始和停止信號之間內部計數器對參考時鐘的計數值CC，它是在起始信號到來后，參考脈沖第一個上升沿開始至停止脈沖到來后第一個參考脈沖的上升沿為止;FC1 是起始脈沖和之后第一個時鐘脈沖上升沿的計數，FC2 是停止脈沖和之后第一個時鐘脈沖上升沿的計數，Cal1 是一個參考脈沖的計數，Cal2 是兩個參考脈沖的計數。

起始脈沖和停止脈沖的時間間隔ΔT 為

2.2 可編程硅延遲線

DS1023 是DALLAS 公司的8 位可編程延遲線，步進調整分辨率0.25 ns，具有片上延時參考端，可以配置成延遲線、脈寬調制器或者自由振蕩器;采用并行或串行控制接口設計，具有5V 和3.3V 供電方式，方便與微處理器接口，可以多個延遲線級聯(lián)使用;對脈沖寬度沒有要求，可以實現一周期和多周期延遲，可用于脈沖延遲、脈寬調制和設計振蕩器等。用微處理器控制DS1023 可以實現脈沖序列延遲時間的精確控制。

2.3 CPLD 脈沖同步結構

2.3.1 脈沖粗同步

在GPS 秒脈沖信號上升沿，微處理器響應中斷，并將SYNC 信號置為低電平，啟動分頻計數鏈對晶振輸出的10 MHz 信號進行107 分頻，分頻輸出1PPS 脈沖信號與GPS 直接輸出的1PPS 脈沖的相位差為0 ～100 ns，由于以GPS 秒脈沖作為分頻鏈的觸發(fā)脈沖，所以晶振分頻輸出的秒脈沖只能滯后于GPS 秒脈沖，即同步精度為0 ～100 ns，可實現GPS 秒脈沖和晶振分頻秒脈沖的粗略同步。

2.3.2 脈沖精細同步

在兩個秒脈沖序列粗同步后，脈沖同步范圍在0 ～100 ns 之間，同步精度依賴于微處理器響應速度和晶振的頻率，晶振頻率越高，同步精度越高。而延遲線只能將脈延遲推后，因此，粗同步分頻的分頻數為107－1，粗分頻脈沖比GPS 秒脈沖提前0 ～100 ns。由TDC 測量GPS 秒脈沖和OCX 分頻后秒脈沖的時間差，控制DS1023 延遲線延遲同樣時間，實現兩個脈沖的精確同步;其同步準確度依賴于TDC 測量準確度和DS1023 的延遲調節(jié)步進量，TDC 測量精度和DS1023延遲的最大分辨率均在0.1 ns。因此，這種方法可以實現亞納秒級的脈沖同步。

由于GPS 和晶振的頻率存在較大偏差，GPS 輸出1PPS 秒脈沖雖然具有20 ～30 ns 的抖動，但不存在漂移。晶振頻率準確度較低，漂移較大，因此，隨著時間延長，GPS 輸出的1 PPS 和晶振分頻輸出1PPS 兩個信號的相位差會逐漸增大，甚至超過100 ns，達到微秒和毫秒量級，僅通過DS1023 延遲線不能滿足要求。若通過延遲線級聯(lián)，對于相位差較大的延遲需要的延遲芯片數量會大大增加硬件設計成本，而通過微處理器控制CPLD 增大和減小分頻計數鏈的系數，可實現脈沖的任意時間間隔推后和前移，將脈沖相位差調整到DS1023 的控制范圍內，精細調整依靠DS1023 實現。寬范圍脈沖同步原理如圖3 所示。

3 同步實驗結果

圖3 寬范圍脈沖同步原理框圖

通常，若NORMAL 和SYNC 為同一分頻值，T0 時刻兩者同步。在START_ PULSE 上升沿，如果INC_DEC 為高電平，分頻技術鏈數值為正常分頻系數減1，T1 時刻分頻后脈沖較正常分頻脈沖前移一個時鐘周期;如果INC_ DEC 為低電平，分頻技術鏈數值為正常分頻系數加1，T2 時刻分頻后脈沖較正常分頻脈沖推后一個時鐘周期。CPLD 控制脈沖前移和推后軟件仿真結果如圖4 所示。GPS 馴服銣鐘設計中的GPS 秒脈沖和銣鐘分頻秒脈沖同步效果如圖5 所示。微處理器通過串口接收GPS 接收機的輸出信息，當GPS 接收機鎖定衛(wèi)星后，微處理器發(fā)送同步信號，實現GPS 秒脈沖信號與OCX分頻秒脈沖信號粗同步，同步精度大約70 ns;TDC 測量粗同步后的脈沖時間差，通過硅延遲線將OCX 分頻秒脈沖推后，實現兩個脈沖的精確同步，同步精度0.5 ns。

圖4 CPLD 脈沖同步仿真結果

4 結論

本文針對GPS 同步時鐘研究設計中的脈沖同步問題，提出了基于微處理器和TDC 實現脈沖相位精確測量及控制CPLD 器件和硅延遲線實現脈沖精確同步的方法。該方法具有同步范圍寬、穩(wěn)定性好、同步精度高的特點，完全滿足GPS 同步時鐘設計要求，可以廣泛應用于電力統(tǒng)、通信統(tǒng)、時統(tǒng)系統(tǒng)和授時、守時及計量測試領域。

圖5 GPS 秒脈沖和銣鐘分頻秒脈同步效果

［1］邊少鋒，李文魁. 衛(wèi)星導航系統(tǒng)概論［M］. 北京:電子工業(yè)出版社，2005.

［2］Lewandowski W，Azoubib J，Klepczynski W J. GPS:Primary Tool for Time transfer［C］ //Proceedings of IEEE，1999.163－172.

［3］李澤文，姚建剛，曾祥君，等. 基于數字鎖相原理的GPS高精度同步時鐘產生新方法［J］. 電力系統(tǒng)自動化，2009，33 (8):82 －85.

［4］曾祥君，尹項根，LI K K，等.GPS 時鐘在線監(jiān)測與修正方法［J］. 中國電機工程學報，2002，22 (12):41 －46.

［5］曾祥君，尹項根，林干，等. 晶振信號同步GPS 信號產生高精度時鐘的方法及實現［J］. 電力系統(tǒng)自動化，2003，27 (8):49 －53，89.

［6］張嘉梁，王 劍. 基于數字鎖相環(huán)的晶振頻率同步模塊設計［J］. 電子技術應用，2011，37 (10):60 －62.