紀麗婧，汪國鋒，周曉慧

(1.杭州電子科技大學自動化學院，浙江 杭州310018;2.浙江省福利彩票發(fā)行中心技術部，浙江 杭州310012)

0 引 言

嵌入式產品應用的日益復雜促使系統(tǒng)對處理器的性能需求越來越高，多核處理器已逐漸成為嵌入式系統(tǒng)應用的主要選擇之一[1]。復雜的多核處理器及其高速緩存一致性使得其功能驗證愈加龐大[2]。為在驗證中盡早發(fā)現(xiàn)設計缺陷，如何構建和實現(xiàn)高效準確的多核處理器參考模型已成為關鍵問題和重大挑戰(zhàn)[3-4]?，F(xiàn)在主流的多核處理器參考模型分為時序精確型參考模型[5]、傳輸級精確型參考模型[6]和功能級精確型參考模型[7]。時序精確型參考模型的特點是:能精確模擬硬件細節(jié)，能夠準確評估多核處理器的性能，有利于同時追蹤功能和性能缺陷，但模型開發(fā)周期長，仿真時間長，不利于設計前期多核處理器的功能驗證。傳輸級精準型參考模型是在傳輸級精確型參考模型的基礎上進行了抽象，忽略處理單元的時序信息，其仿真效率高于時序精確型參考模型，同時能準確給出核心通信的性能。功能精確型參考模型在傳輸級精確型參考模型的基礎上進一步抽象，只保證功能正確。其特點是:實現(xiàn)簡單，仿真效率高。功能精確型參考模型雖然無法早期評估架構的性能，但能夠為硬件設計提供功能結果的參考，在多核驗證中被廣泛采用。在同構多核處理器的驗證中，高速緩存一致性一直是驗證人員關注的重點和難點。能否提供高效的高速緩存一致性驗證機制，直接影響到多核處理器的驗證效率。當前大部分功能精準型多核參考模型只給出最終的執(zhí)行結果，無法精確地模擬硬件高速緩存一致性操作過程，這給錯誤的追蹤帶來巨大的困難，顯著降低驗證的效率。本文提出了一種新的功能精確型多核參考模型架構和流程，本參考模型通過讀寫指令順序作為輸入，采用指令提前執(zhí)行模塊技術和高速緩存一致性模塊技術來精確模擬多核處理器硬件并發(fā)操作和高速緩存一致性功能。

1 多核參考模型的架構與流程

多核處理器驗證的典型流程如圖1所示，首先將測試激勵文件分別輸入到多核處理器和參考模型中，得到執(zhí)行結果后，再將兩者的執(zhí)行結果進行對比，判斷設計是否正確。本文采取的就是這樣的流程。

圖1 多核處理器驗證流程

本文提出的多核參考模型架構如圖2所示，由6部分組成:序列文件處理模塊、處理器選擇模塊、處理器模塊、結果對比模塊、提前執(zhí)行模塊和高速緩存一致性模塊。序列文件處理模塊負責讀取并處理序列文件。為了精確模擬硬件高速緩存一致性，參考模型中讀寫指令的執(zhí)行順序與硬件的執(zhí)行順序保持一致，為此，引入了序列文件。在序列文件中，所有讀寫指令按其訪問存儲器的先后順序排列，參考模型將嚴格按照序列文件中的順序執(zhí)行讀寫指令。序列文件中的信息包括:讀寫指令編號、處理器標識(ID)、PC、指令訪問的地址和數(shù)據(jù)等信息。處理器選擇模塊用于選擇執(zhí)行下一條指令的處理器。如果當前被選中的處理器要執(zhí)行的下一條指令為讀寫指令，且處理器與序列文件處理模塊提供的處理器ID不一致，處理器選擇模塊將切換處理器，序列文件中指示的處理器將被選中;否則，處理器選擇模塊不工作，被選中的處理器繼續(xù)執(zhí)行指令。

圖2 參考模型架構

提前執(zhí)行模塊決定一條讀寫指令是否需要被提前執(zhí)行。若被選中的處理器要執(zhí)行的下一條指令為讀寫指令，其處理器ID與序列文件處理模塊提供的處理器ID 匹配，但PC與序列文件處理模塊提供的PC 不匹配，則序列文件處理模塊指示的指令將被提前執(zhí)行;否則，提前執(zhí)行模塊不工作。高速緩存一致性模塊負責維護高速緩存一致性，其接收并響應處理器模塊發(fā)送的高速緩存一致性請求。提前執(zhí)行模塊和高速緩存一致性模塊是多核處理器參考模型的兩個關鍵模塊，確保準確模擬指令亂序執(zhí)行、多核并發(fā)操作和高速緩存一致性功能。

處理器模塊負責執(zhí)行指令，包括取指、譯碼、執(zhí)行等子模塊。指令是多核參考模型的最小執(zhí)行單元，即多核參考模型中沒有流水線及周期。這種簡單的調度方式能很好地滿足單核處理器功能驗證，但在多核處理器功能驗證中，需要結合序列文件以確定各個處理器的讀寫指令執(zhí)行順序。結果對比模塊用于對比參考模型的執(zhí)行結果與硬件執(zhí)行結果，從而發(fā)現(xiàn)設計缺陷。

1.1 多核參考模型工作流程

多核參考模型的工作流程如圖3所示，參考模型首先選擇未完成仿真的處理器，并讀取指令。

若本指令為非讀寫指令，本處理器執(zhí)行當前指令。若本指令為讀寫指令，判斷本指令是否被提前執(zhí)行，若本指令被提前執(zhí)行，使用亂序堆棧中保存的值更新寄存器;若本指令未被提前執(zhí)行，且當前處理器ID與序列文件中的處理器ID 不匹配，則切換處理器，使其處理器ID與序列文件中的處理器ID 匹配;若本指令未被提前執(zhí)行，且當前處理器ID 及PC與序列文件中的處理器ID 及PC 匹配，則執(zhí)行當前指令;若本指令未被提前執(zhí)行，且當前處理器ID與序列文件中的ID 匹配，但PC與序列文件中的PC 不匹配，則提前執(zhí)行序列文件中PC 對應的指令，并將提前執(zhí)行信息寫入提前執(zhí)行堆棧中。每執(zhí)行完一條指令(包括提前執(zhí)行)，需要判斷處理器是否完成仿真，若當前處理器完成仿真且其它處理器未完成仿真，則切換至未完成仿真的處理器繼續(xù)執(zhí)行指令;若所有處理器完成仿真，則停止并輸出仿真結果。

圖3 多核參考模型工作流程

1.2 高速緩存一致性模塊

參考模型采用高速緩存一致性協(xié)議[8]作為高速緩存一致性協(xié)議，各處理器嚴格按照高速緩存一致性協(xié)議執(zhí)行指令。當發(fā)生讀缺失、寫缺失、寫命中且高速緩存塊狀態(tài)為共享時，處理器模塊將向高速緩存一致性模塊發(fā)送高速緩存一致性請求。

1.3 提前執(zhí)行模塊

本文介紹的參考模型引入了提前執(zhí)行堆棧。當一條讀指令被提前執(zhí)行，其數(shù)據(jù)不會被直接寫回寄存器，而是暫存在提前執(zhí)行堆棧中，直到參考模型PC與被提前執(zhí)行指令的PC 匹配，將數(shù)據(jù)寫回寄存器。提前執(zhí)行堆棧包括處理器ID、指令PC、指令是否為讀指令、指令讀取的數(shù)據(jù)、指令使用的寄存器等信息。參考模型遵守序列文件中的指令順序執(zhí)行讀寫指令。

2 仿真實驗

為評估參考模型的可實現(xiàn)性，將本模型用于自主國產CK610 多核處理器驗證平臺，詳細流程如圖4所示。由于功能級參考模型無法模擬硬件的時序信息，例如中斷等。通過軟硬件交互的仿真方法，在硬件RTL仿真過程中獲取以上信息，并通過文件傳輸給參考模型。因此，參考模型需要接收一定格式的事件輸入，包括含有中斷信息的中斷歷史文件、含有在直接訪問存儲器傳輸過程中完成指令信息的DMA 傳輸文件、含有TLB條目信息的TLB 歷史文件以及含有讀寫指令順序信息的讀寫指令序列文件。

如表1所示，在CK610MP 多核處理器的設計驗證過程中，本文分別構建了時序級精確、傳輸級精確和功能級精確模型，并在功能級精確模型上添加了提前執(zhí)行模塊和Cache 一致性模塊兩個技術。通過處理器所有Case的Regress 測試，可以發(fā)現(xiàn)本文提出的參考模型在仿真時間上是RTL的0.18%，并可以100%的并發(fā)操作和Cache 一致性功能精確度。與傳統(tǒng)的時序級精確、傳輸級精確和功能級精確模型相比，本文模型通過利用提前執(zhí)行模塊和Cache 一致性模塊兩個技術，取得了仿真時間和仿真精確度較好的折中，可顯著提高多核處理器的驗證開發(fā)效率。

表1 各仿真模型運行時間結果表

3 結束語

本論文闡述了一種新的用于多核處理器驗證的功能精確型多核參考模型，本參考模型通過指令提前執(zhí)行模塊技術和高速緩存一致性模塊技術來精確模擬多核處理器的高速緩存一致性和并發(fā)功能，快速高效實現(xiàn)多核處理器功能級驗證。若多核處理器設計出錯，本參考模型能提供出錯指令的詳細信息，便于跟蹤設計缺陷。仿真證明:與時序精確型多核參考模型和傳輸級精確型多核參考模型相比，本多核參考模型能快速完成仿真，在保證驗證正確性的同時，提高了驗證效率。

[1]Ahmed Jerraya，Wayne Wolf.Multiprocessor Systems-on-Chip[M].San Francisco:Elsevier Morgan Kaufmann，2005:1-9.

[2]黃凱，殷燎，林鋒毅，等.一種多處理器原型及其系統(tǒng)芯片設計方法[J].電子學報，2009，37(2):181-186.

[3]黃永勤，朱英，巨鵬錦，等.“申威-1 號”高性能處理器的功能驗證[J].軟件學報，2009，20(4):1 077-1 086.

[4]張欣，黃凱，孟建熠，等.一種面向微處理驗證的分層隨機激勵方法[J].計算機應用研究，2010，37(4):30-35.

[5]Felix Sheng-Ho Chang，Alan J Hu.Fast Specification of Cycle-Accurate Processor Models[C].Britain∶International Conference on Computer Design，2001:1 488-2 001.

[6]Zhou Haixiang，Ge Ning，Xu Lixin，etal.Transaction Level Modeling of SPARC Based on TLM2.0[J].Computer Engineering，2011，68(12):14-19.

[7]Mehrdad Reshadi，Nikil Dutt.Generic Pipelined Processor Modeling and High Performance Cycle-Accurate Simulator Generation[J].Design Automation and Test in Europe，2005，99(1):786-791.

[8]John L Hennessy，David A Patterson.Computer Architecture A Quantitative Approach[M].Fourth Edtion:Elsevier，2007:167-174.