景 欣，王佳寧，陸 虹

(中國電子科技集團(tuán)公司第四十七研究所，沈陽 110032)

1 引言

隨著空間技術(shù)的發(fā)展，越來越多的電子芯片已經(jīng)廣泛應(yīng)用于人造衛(wèi)星，宇宙飛船，運(yùn)載火箭等系統(tǒng)中。在輻照環(huán)境下，通過總劑量輻射、單粒子事件以及劑量率效應(yīng)等，可能引起芯片失效。傳統(tǒng)的抗輻射器件都是從特殊的抗輻照工藝線上獲得，而這些工藝線會(huì)比商業(yè)工藝線落后兩到三代，同時(shí)成品率低。因此采用工藝加固的抗輻照電子設(shè)備處于成本高而性能落后的困境。由于非揮發(fā)存儲(chǔ)器在集成電路中的重要地位及在太空環(huán)境中的廣泛應(yīng)用，針對輻照環(huán)境下的電路加固設(shè)計(jì)顯得更為重要。

整個(gè)存儲(chǔ)器系統(tǒng)包括存儲(chǔ)單元陣列，高壓產(chǎn)生電路與高壓通道，地址譯碼電路，數(shù)據(jù)輸入輸出通道以及控制邏輯電路。由于存儲(chǔ)單元的四個(gè)端口均要用到高壓，因此高壓通道的設(shè)計(jì)是整個(gè)存儲(chǔ)器系統(tǒng)的核心設(shè)計(jì)部分。電荷泵系統(tǒng)電路是高壓通道的主要模塊，該模塊采用了電路及版圖等多種加固方式，本文主要針對電路加固特點(diǎn)進(jìn)行說明。

2 輻照環(huán)境對高壓器件及電路的影響

MOS器件屬于多數(shù)載流子導(dǎo)電的表面效應(yīng)器件。電離輻射對MOSFET的主要作用是引起閾值電壓Vth的漂移。以n溝道增強(qiáng)型MOSFET為例這種漂移可用式(1)表示:

式中ΔQot為電離輻射單位面積產(chǎn)生的正空間電荷;ΔQit為電離輻射產(chǎn)生的界面態(tài)電荷;ΔVot是正空間電荷對閾值電壓的影響，ΔVit是界面態(tài)電荷對閾值電壓的影響。閾值電壓漂移正比于氧化物正電荷與界面陷阱電荷的增長數(shù)量。劑量輻射輻照后MOS器件的氧化層中會(huì)出現(xiàn)固定正電荷明顯增加和界面陷阱濃度增加的情況。電離輻射在SiO2中產(chǎn)生空穴電子對，電子很快被復(fù)合或漂移出SiO2層，空穴則被Si/SiO2界面俘獲，在界面出現(xiàn)正空間電荷為:

式中:dox為氧化層厚度;N為1cm3SiO2吸收0.01Gy(Si)劑量產(chǎn)生的空穴濃度(假定產(chǎn)生一個(gè)電子一空穴對的能量為17eV，每0.01Gy(Si)產(chǎn)生的空穴濃度為8.1 ×1012/cm3)，F(xiàn)(E，ζ)為電場(E)和輻射粒子能量(ζ相關(guān)的空穴產(chǎn)生率)，D為輻射劑量，單位［0.01Gy(Si)(SiO2)］，F(xiàn)t為經(jīng)驗(yàn)參數(shù)，式中 Ft的值與器件制備時(shí)的實(shí)際工藝步驟密切相關(guān)，這些工藝步驟包括氧化環(huán)境、氧化溫度、退火溫度、氧化后的熱處理周期和金屬化條件等，到目前為止，即使詳細(xì)了解所有的工藝也難以預(yù)估其值，只有通過實(shí)驗(yàn)來確定。己經(jīng)證明界面態(tài)電荷的產(chǎn)生與氧化層厚度和輻射劑量有關(guān)。在總劑量輻照下，引起CMOS器件的主要損傷是晶體管閾值電壓向負(fù)電壓方向漂移。n溝晶體管的閾值電壓向負(fù)電壓方向漂移，可以是過零電壓，使NMOS管一直處于導(dǎo)通。p溝晶體管的閾值電壓向負(fù)電壓方向漂移，到一定程度，引起PMOS管不能導(dǎo)通，最終導(dǎo)致器件失效。由式(1)和式(2)可推斷出，由于高壓MOS管的氧化層比低壓管厚，所以輻照閾值漂移會(huì)比低壓管更嚴(yán)重。圖1表示出了n溝和p溝MOSFET的閾值電壓Vth隨輻射總劑量的變化。

圖1 n溝和p溝MOSFET閾值電壓與輻射總劑量的關(guān)系

在進(jìn)行電路設(shè)計(jì)之前我們對包括普通MOS管、高壓MOS管以及本征管進(jìn)行了10K～1M輻照劑量的輻照實(shí)驗(yàn)，根據(jù)實(shí)驗(yàn)數(shù)據(jù)建立了輻照模型參數(shù)，使電路仿真更符合實(shí)際情況。圖2和圖3以PMOS管為例表明高壓器件和低壓器件在不同輻照劑量下的退化特性。

圖2 0.18μm PMOS低壓及高壓轉(zhuǎn)移曲線輻照退化特性

從圖2和圖3可以看出，0.18μm SONOS工藝中CMOS高壓器件的Vt在輻照情況下主要向負(fù)向漂移，并且隨輻照劑量的加大，漂移量逐漸加大。低壓器件Vt值隨輻照劑量變化無規(guī)律，基本上不漂移。當(dāng)輻照總劑量在300Krad(Si)以內(nèi)時(shí)，0.18μm SONOS工藝中的各類CMOS器件的輻照特性退化很小，Vt漂移量在 －0.02V 以內(nèi);顯示0.18μm 工藝具有很好的抗輻照能力。

圖3 0.18μm HVPMOS低壓及高壓轉(zhuǎn)移曲線輻照退化特性

3 電荷泵系統(tǒng)的抗輻照設(shè)計(jì)

電荷泵系統(tǒng)包括時(shí)鐘電路、時(shí)鐘相位產(chǎn)生電路、電荷泵電路、穩(wěn)壓電路、帶隙基準(zhǔn)電路等。下文主要針對EEPROM電荷泵系統(tǒng)中受輻照影響較大的電荷泵和基準(zhǔn)電壓源電路結(jié)構(gòu)進(jìn)行加固方法的研究。

3.1 電荷泵電路

電荷泵的簡單原理結(jié)構(gòu)如下圖4所示。

輸出電壓可以通過下式來計(jì)算:

式(3)中，Vte是通路MOS管的有效閾值電壓，N是電荷泵的級數(shù)。由上式可見，輸出電壓與通路MOS管的閾值電壓大致成比例關(guān)系。輻照使MOS管閾值電壓漂移的效應(yīng)影響了輸出電壓結(jié)果，可能導(dǎo)致電荷泵失效。另外高壓管襯偏效應(yīng)嚴(yán)重，使得高壓的產(chǎn)生變得越來越困難。所以電荷泵的抗輻照設(shè)計(jì)以及注意事項(xiàng)主要包括以下方面:

圖4 電荷泵結(jié)構(gòu)原理圖

(1)將閾值電壓對電荷泵輸出電壓的影響減到最小

如圖5所示，采用四相位無閾值損失的電荷泵結(jié)構(gòu)，用一個(gè)開關(guān)來控制電荷的單向傳輸，可以使得每級不存在閾值損失的問題。同時(shí)也可以大大減小電荷泵的輸出紋波。采用高電源抑制比穩(wěn)壓電路以及高精度基準(zhǔn)源，得到了穩(wěn)定的輸出。

圖5 電荷泵整體電路圖

(2)解決高壓管襯偏效應(yīng)嚴(yán)重的問題

采用動(dòng)態(tài)調(diào)節(jié)襯底電壓的電路進(jìn)行電荷泵設(shè)計(jì)，提高電荷泵供電能力。如圖6所示，襯底電位隨器件兩端電壓的改變交互改變，有效避免了較大的襯偏效應(yīng)。

圖6 開關(guān)管襯底調(diào)節(jié)電路

(3)對電荷泵的參數(shù)進(jìn)行優(yōu)化

為了在保證效率和速度的情況下提供足夠大的輸出電壓和輸出電流，并且輸出電壓的波動(dòng)較小，除應(yīng)盡可能消除閾值影響外，還需要考慮以下幾點(diǎn):①級數(shù)不能太大，雖然級數(shù)越大，輸出電壓越高(大到一定程度會(huì)飽和)，但效率會(huì)明顯下降;②選擇適當(dāng)?shù)膶掗L比和耦合電容，如果傳輸管的寬長比過小，上升時(shí)間會(huì)增加，輸出電流也會(huì)降低;增大耦合電容值可以提高速度，加大輸出電流，減少寄生電容的影響，但是受面積的制約不能過大，需要擇中考慮;③頻率越大，輸出電流越大，上升時(shí)間越短，但輸出節(jié)點(diǎn)的波動(dòng)也越大;負(fù)載電容越大，輸出節(jié)點(diǎn)波動(dòng)越小，但上升時(shí)間會(huì)增加。

3.2 基準(zhǔn)電壓源電路

基準(zhǔn)電壓源電路對精度要求很高，同時(shí)受工藝波動(dòng)影響大。基準(zhǔn)源電路的精度也會(huì)影響到電荷泵電路輸出電壓的精度。對基準(zhǔn)源的加固設(shè)計(jì)主要包括以下幾點(diǎn):

(1)基準(zhǔn)采用帶隙基準(zhǔn)結(jié)構(gòu)如圖7所示，具有零溫度系數(shù);電路的核心是有旁路電阻的VBE對，如式(4)所示，兩路電流分別是VBE除以電阻，和VBE除以電阻。VBE是負(fù)溫度系數(shù)，ΔVBE差是正溫度系數(shù)。因此進(jìn)入鏡像管的電流可以根據(jù)電阻R2、R3和R4比值調(diào)整到零溫度系數(shù)。電路的環(huán)路放大器是為了將A，B點(diǎn)鉗位到電壓值相同。因?yàn)椴捎胮mos輸入，因此輸入共模由旁路電阻分壓產(chǎn)生，以獲得足夠好的過驅(qū)動(dòng)電壓。

(2)偏置電路都采用自偏置結(jié)構(gòu)，使偏置電流不隨電源的變化而變化;

(3)由于存儲(chǔ)器工藝對電容值存在一定的要求，運(yùn)放電路采用折疊共源共柵結(jié)構(gòu)，既可以得到較大的增益，有效提高基準(zhǔn)精度，同時(shí)可以快速應(yīng)對輻照對整個(gè)穩(wěn)定反饋系統(tǒng)的影響及調(diào)整速度。

圖7 基準(zhǔn)源電路整體結(jié)構(gòu)圖

4 結(jié) 束 語

EEPROM電路的抗輻照加固主要是從存儲(chǔ)單元、模塊電路以及存儲(chǔ)器系統(tǒng)等多方面進(jìn)行考慮。我們設(shè)計(jì)的抗輻照EEPROM芯片，存儲(chǔ)單元采用了抗輻照能力較好的SONOS存儲(chǔ)單元結(jié)構(gòu)，并采用了針對電路及版圖等多種加固方法。本文僅介紹了電荷泵系統(tǒng)中的兩個(gè)模塊電路的加固途徑，主要針對總劑量對電荷泵系統(tǒng)的影響來對相應(yīng)的電路結(jié)構(gòu)進(jìn)行補(bǔ)償、反饋等結(jié)構(gòu)的改進(jìn)，使電路在一定的輻照劑量下仍能保證正常工作。

［1］Behzad Razavi.模擬 CMOS集成電路設(shè)計(jì)［M］.陜西:西安交通大學(xué)出版社，2005.

［2］李聯(lián).MOS運(yùn)算放大器原理、設(shè)計(jì)與應(yīng)用［M］.上海:復(fù)旦大學(xué)出版社，1988.

［3］HHatano.Radiation hardened high performance CMOS VLSI circuit design［J］.IEEE Proc，1992.

［4］Ma T，Dressendorfer P.Ionizing radiation effects in MOS devices and circuits［M］.Wiley，1989.