盛小波，賈致紅，楊 斐

(重慶望江工業(yè)有限公司，重慶 400071)

在火炮隨動(dòng)控制應(yīng)用中，以往采用自整角機(jī)和受信儀等測量裝置來實(shí)現(xiàn)位置測量，結(jié)構(gòu)復(fù)雜，在數(shù)字系統(tǒng)中還需要雙通道SDC轉(zhuǎn)換。現(xiàn)采用絕對值編碼器，其傳輸速度快，精度高，抗干擾能力強(qiáng)，不管編碼器的分辨率多少，時(shí)鐘線和數(shù)據(jù)線只有4根，硬件接線簡單方便，從而省去了復(fù)雜的電路和昂貴的測量機(jī)構(gòu)。而碼盤一般采用的編碼方式為格雷碼制，在用戶接口可以是格雷碼，也可以是二進(jìn)制碼等，與其他編碼方式比較，格雷碼屬于可靠性編碼，是一種錯(cuò)誤最小化的編碼，因?yàn)樗蟠蟮販p少了由一個(gè)狀態(tài)到下一個(gè)狀態(tài)時(shí)的混淆，可減少出錯(cuò)的可能性，這就允許代碼電路能以較少的錯(cuò)誤在較高的速度下工作。

采用格雷碼制的同步串行接口絕對值編碼器，就必須解決格雷碼到二進(jìn)制碼的轉(zhuǎn)換，還需要解決時(shí)鐘脈沖發(fā)送和串行數(shù)據(jù)接收等數(shù)據(jù)處理問題。實(shí)現(xiàn)格雷碼轉(zhuǎn)換為二進(jìn)制碼和相關(guān)數(shù)據(jù)處理的方法有多種，例如采用處理器、FPGA或CPLD。利用處理器實(shí)現(xiàn)格雷碼到二進(jìn)制碼的轉(zhuǎn)換和相關(guān)數(shù)據(jù)轉(zhuǎn)換，占用處理器資源，效率低下。FPGA是現(xiàn)場可編程門陣列，其內(nèi)部可編程資源豐富，可以實(shí)現(xiàn)格雷碼到二進(jìn)制碼和相關(guān)數(shù)據(jù)處理，但是和復(fù)雜可編程邏輯CPLD相比，F(xiàn)PGA時(shí)序不可預(yù)測，上電工作需要一個(gè)加載過程，而CPLD擁有上電即可工作的特性，并且CPLD在本質(zhì)上很靈活、容易使用、時(shí)序可預(yù)測、速度高、路由性能極好，用戶可以在線編程，改變他們的設(shè)計(jì)同時(shí)保持引腳輸出不變。

1 SSI絕對值旋轉(zhuǎn)編碼器特性

SSI接口用于傳輸編碼器位置數(shù)據(jù)到控制器，控制模塊發(fā)送一串時(shí)鐘脈沖信號，絕對值編碼器響應(yīng)位置數(shù)據(jù)。SSI信號變化標(biāo)準(zhǔn)見圖1。

1)麗水白云山森林公園氣溫日變化,午后14:00最高,早晨06:00最低。隨著海拔的增加,氣溫逐漸降低的同時(shí)氣溫日較差也隨之縮小。日平均氣溫隨海拔的遞減率約0.6 ℃/100 m,午后較高(0.8 ℃/100 m),夜間較低(0.5 ℃/100 m)。白天溫度明顯高于夜間,白天的溫度隨海拔遞減率(0.7 ℃/100 m)也明顯大于夜間。氣溫年變化,7月最高,1月最低,隨著海拔的升高,年平均氣溫降低,同時(shí)氣溫年較差也減小。年平均氣溫隨海拔遞減率0.6 ℃/100 m,其中7—10月較高(約0.7 ℃/100 m)。

鋼筋網(wǎng)安裝就位后進(jìn)行混凝土鋪筑施工。采用5t或10t的混凝土運(yùn)輸車從拌和樓運(yùn)料，料車車廂底部覆蓋塑料薄膜，以防運(yùn)輸過程中有滴漏現(xiàn)象，出站時(shí)采用油布覆蓋嚴(yán)密，防止混合料水分蒸發(fā)損失。自卸卡車到達(dá)現(xiàn)場后將混合料卸于料斗后，由料斗將混合料倒入已安裝好鋼筋網(wǎng)的模板中[3]?；炷琳駬v采用自動(dòng)排式振搗架，振搗棒振動(dòng)頻率在50～100Hz間，每次插入振動(dòng)時(shí)間不超過10min，振搗時(shí)注意不能出現(xiàn)虛振、漏振現(xiàn)象，保證鋪筑質(zhì)量均勻。攤鋪整平、碾壓提漿采用三輪整平提漿機(jī)進(jìn)行作業(yè)，抹面結(jié)束后采用毛刷拉毛。

硬件電路結(jié)構(gòu)圖2中，有高低編碼器和方位編碼器兩個(gè)不同位置方向的編碼器，分別用來識(shí)別高低方向和方位方向的位置。兩個(gè)旋轉(zhuǎn)編碼器與CPLD之間分別通過各自的接口轉(zhuǎn)換芯片，實(shí)現(xiàn)422電平轉(zhuǎn)換和數(shù)據(jù)的高速傳輸。選用ALTERA公司的MAX 7000S系列CPLD，它具有128個(gè)宏單元，其可編程資源滿足本次設(shè)計(jì)所需。根據(jù)采集旋轉(zhuǎn)編碼器數(shù)據(jù)的需要，在線對CPLD進(jìn)行編程。通過編程，在處理器數(shù)據(jù)采集允許情況下，產(chǎn)生同步脈沖信號發(fā)送給旋轉(zhuǎn)編碼器，編碼器同步響應(yīng)格雷碼串行數(shù)據(jù)信號，CPLD對回傳的數(shù)據(jù)信號進(jìn)行一系列相應(yīng)的處理，轉(zhuǎn)換成二進(jìn)制并行數(shù)據(jù)并緩存，同時(shí)向處理器發(fā)出數(shù)據(jù)采集是否好的標(biāo)志位。圖2中，處理器運(yùn)行在100 MHz的工作主頻，通過控制總線和數(shù)據(jù)采集好標(biāo)志位，讀取緩存在CPLD內(nèi)部單元的旋轉(zhuǎn)編碼器位置數(shù)據(jù)。

圖1 SSI信號變化標(biāo)準(zhǔn)

數(shù)據(jù)采集信號輸入條件有效時(shí)，產(chǎn)生移位鎖存采集信號，作為采集并且鎖存旋轉(zhuǎn)編碼器回傳的串行數(shù)據(jù)脈沖。移位信號上升沿觸發(fā)移位，鎖存信號低電平處于鎖存期間，高電平則為鎖存好狀態(tài)。

2 硬件電路結(jié)構(gòu)及工作原理

2.1 硬件電路結(jié)構(gòu)

采集旋轉(zhuǎn)編碼器回傳的數(shù)據(jù)信號，根據(jù)旋轉(zhuǎn)編碼器SSI信號變化標(biāo)準(zhǔn)特性，分離出數(shù)據(jù)末位后的特殊標(biāo)志位，采集的數(shù)據(jù)有效時(shí)，特殊標(biāo)志位為低電平，采集的數(shù)據(jù)無效時(shí)則表現(xiàn)出高電平，處理器通過讀取特殊標(biāo)志位的狀態(tài)判斷數(shù)據(jù)是否有效，便于確定旋轉(zhuǎn)編碼器物理線路是否有效連接。

咱都是親媽，自然是想著把最有營養(yǎng)的提供給娃，菠菜補(bǔ)鐵效果好必須得吃啊，胡蘿卜護(hù)眼效果一流不應(yīng)該放過啊。但很可能，寶寶對你提供的食物完全沒有興趣，千萬不要因?yàn)槟撤N食物營養(yǎng)高就強(qiáng)塞、硬喂，一旦寶寶有過不好的進(jìn)食體驗(yàn)，就會(huì)更加抵觸輔食。不喜歡吃胡蘿卜沒關(guān)系啊，過段時(shí)間也許就喜歡了呢，大不了換一種唄，世間的食材那么多，每種都有各自的營養(yǎng)。

圖2 硬件電路結(jié)構(gòu)示意圖

2.2 工作原理

本設(shè)計(jì)與處理器接口采用并行接口，16位數(shù)據(jù)總線，3位地址總線，2位讀寫控制線，1位片選線，2位狀態(tài)線，并行接口使系統(tǒng)讀取位置數(shù)據(jù)的耗時(shí)開銷最少。主要原理如下:

1)開機(jī)初始化，發(fā)送數(shù)據(jù)采集允許信號，判斷CPLD是否工作正常，并啟動(dòng)CPLD采集當(dāng)前數(shù)據(jù)量。CPLD接收到數(shù)據(jù)采集允許信號，即刻向旋轉(zhuǎn)編碼器發(fā)出可靠的同步脈沖信號，旋轉(zhuǎn)編碼器收到同步脈沖信號后同步響應(yīng)格雷碼制串行信號，CPLD則在發(fā)送同步脈沖的同時(shí)，接收旋轉(zhuǎn)編碼器回傳的數(shù)據(jù)信號，并同時(shí)進(jìn)行格雷碼轉(zhuǎn)換、數(shù)據(jù)的串-并轉(zhuǎn)換，轉(zhuǎn)換速度快，耗時(shí)相當(dāng)少。轉(zhuǎn)換好的并行二進(jìn)制數(shù)據(jù)信號緩存于CPLD的宏單元當(dāng)中，在非數(shù)據(jù)緩存期間，置數(shù)據(jù)采集好信號為有效狀態(tài)。

2)根據(jù)地址總線，在CPLD內(nèi)部實(shí)現(xiàn)地址譯碼后，依據(jù)控制總線，數(shù)據(jù)總線輸出對應(yīng)狀態(tài)數(shù)據(jù)，從而實(shí)現(xiàn)處理器對當(dāng)前數(shù)據(jù)的讀取。處理器根據(jù)讀取到的不同狀態(tài)數(shù)據(jù)，判斷旋轉(zhuǎn)編碼器硬件是否連接正常，定時(shí)讀取CPLD采集到的位置數(shù)據(jù)，并且在空閑期間對連續(xù)多次采集到的數(shù)據(jù)進(jìn)行判別，剔除非正常數(shù)據(jù)點(diǎn)保留有效數(shù)據(jù)，確保所讀取數(shù)據(jù)的準(zhǔn)確性。

3 CPLD內(nèi)部電路設(shè)計(jì)和仿真

輸入條件有效成立時(shí)，產(chǎn)生清零信號，每次存儲(chǔ)新數(shù)據(jù)前進(jìn)行清零，避免下次讀取的數(shù)據(jù)不準(zhǔn)確。

圖3 CPLD內(nèi)部電路結(jié)構(gòu)框圖

3.1 同步脈沖發(fā)生

要實(shí)現(xiàn)對旋轉(zhuǎn)編碼器的數(shù)據(jù)采集，首要前提是產(chǎn)生適合所選旋轉(zhuǎn)編碼器的時(shí)鐘信號和接收數(shù)據(jù)信號所需的信號。同步脈沖發(fā)生部分以硅振蕩器產(chǎn)生的穩(wěn)固時(shí)鐘源為時(shí)鐘信號基準(zhǔn)，以編碼器SSI信號變化標(biāo)準(zhǔn)為依據(jù)，分析出時(shí)鐘信號和數(shù)據(jù)信號的特點(diǎn)，根據(jù)實(shí)際采用圖形編程，并靈活結(jié)合verilogHDL硬件語言編程，設(shè)計(jì)出相應(yīng)的數(shù)據(jù)移位脈沖、數(shù)據(jù)鎖存信號和數(shù)據(jù)清零信號，利用MAX+plus lI開發(fā)工具生成如圖4所示的簡化符號，左邊的系統(tǒng)復(fù)位sys-reset信號、時(shí)鐘基準(zhǔn)信號clkin、數(shù)據(jù)采集允許信號pulse-turn-on為輸入信號，右邊的移位脈沖信號maich、數(shù)據(jù)鎖存信號dhao、清零信號clear等為該部分的輸出信號。

圖4 同步脈沖發(fā)生符號

將1.84 MHz的穩(wěn)固時(shí)鐘源轉(zhuǎn)換成0.46 MHz脈沖。數(shù)據(jù)采集信號輸入條件有效時(shí)，產(chǎn)生符合旋轉(zhuǎn)編碼器特性的同步時(shí)鐘脈沖信號，周期為113 μs。

病株上的葉脈、葉柄及莖均有黑褐色壞死條斑，并發(fā)脆易折。感病初期葉片呈現(xiàn)斑駁花葉或有枯斑，以后背面葉脈壞死，甚至沿葉柄蔓延至主莖。主莖發(fā)病時(shí)產(chǎn)生褐色條斑，導(dǎo)致全葉萎蔫，但不脫落。重花葉病由Y病毒侵染引起。Y病毒既可以通過汁液機(jī)械傳染，又可以通過蚜蟲傳染。

圖5 同步脈沖發(fā)生部分仿真波形

該同步脈沖發(fā)生塊實(shí)現(xiàn)了如下功能:

圖5為同步脈沖發(fā)生部分功能仿真波形，其中clkin為模擬振蕩器產(chǎn)生的輸入波形，clkout和clkout1為發(fā)送給旋轉(zhuǎn)編碼器的同步脈沖時(shí)鐘信號，輸出信號dhao、maich和clear用以做數(shù)據(jù)轉(zhuǎn)換塊的輸入信號，分析該仿真波形信號，符合SSI旋轉(zhuǎn)編碼器的時(shí)鐘信號和接收其數(shù)據(jù)信號的標(biāo)準(zhǔn)。

空載條件下信號線“數(shù)據(jù)+”和“時(shí)鐘+”為高電平(5 V);當(dāng)時(shí)鐘信號第一次從高電平跳至低電平時(shí)，儲(chǔ)存在編碼器的當(dāng)前信息(位置數(shù)據(jù)(Dn)和特殊標(biāo)志位(S))的數(shù)據(jù)就進(jìn)行傳輸;在第一個(gè)脈沖上升沿到來時(shí)，編碼器串行數(shù)據(jù) 首位［MSB］輸出;隨著一個(gè)個(gè)脈沖上升沿的到來Dn-1，Dn-2…位就逐一傳輸;最后一位(LSB)傳輸完畢，單穩(wěn)態(tài)觸發(fā)時(shí)間Tm截止前，數(shù)據(jù)線跳至低電平;數(shù)據(jù)線跳至高電平之前或時(shí)鐘中斷Tp時(shí)間截止前，不會(huì)有數(shù)據(jù)傳輸進(jìn)行;單穩(wěn)態(tài)觸發(fā)時(shí)間Tm決定了最低傳輸頻率;周期時(shí)間T≤1MHz，單拍時(shí)間Tm(10 ～30 μs)，時(shí)鐘間隙 Tp≥Tm。

CPLD內(nèi)部電路是采集編碼器串行數(shù)據(jù)電路設(shè)計(jì)的重點(diǎn)。ALTERA公司的CPLD開發(fā)工具 MAX+plus lI，支持多種輸入方式，給設(shè)計(jì)開發(fā)提供了極大的方便，因此本系統(tǒng)采用MAX+plus lI進(jìn)行設(shè)計(jì)。系統(tǒng)的主體部分用原理圖輸入方式，由于庫中提供現(xiàn)成的芯片，并且可以自己根據(jù)實(shí)際需要，靈活選擇VerilogHDL、VHDL硬件編程語言等其它輸入方式設(shè)計(jì)，設(shè)計(jì)出特定功能的部件，還可實(shí)現(xiàn)功能仿真，所以使用很方便。CPLD內(nèi)部電路結(jié)構(gòu)框圖如圖3所示。

3.2 有效數(shù)據(jù)判斷

圖2所示，為硬件電路結(jié)構(gòu)示意圖，處理器、CPLD芯片、接口轉(zhuǎn)換芯片、編碼器和時(shí)鐘源是硬件電路的主要組成部分。采用具有較高的抗震動(dòng)、電擊及 EMI沖擊的能力的硅振蕩器作為時(shí)鐘源，確?；鸺谠趷毫拥沫h(huán)境下也可以穩(wěn)定的工作。

3.3 數(shù)據(jù)轉(zhuǎn)換

數(shù)據(jù)轉(zhuǎn)換塊屬于寄存器傳輸級RTL采集位置數(shù)據(jù)設(shè)計(jì)。數(shù)據(jù)轉(zhuǎn)換處理的設(shè)計(jì)影響數(shù)據(jù)處理的可靠性，是采集位置數(shù)據(jù)的重要部分。

采用的倍加福生產(chǎn)的SSI接口型格雷碼制編碼器，單圈最大精度為16位，多圈最大精度為30位。根據(jù)應(yīng)用對象的技術(shù)指標(biāo)要求，可靈活選取多圈的圈數(shù)，在此取多圈2位即可達(dá)到應(yīng)用要求。在收到旋轉(zhuǎn)編碼器響應(yīng)回傳的格雷碼制串行數(shù)據(jù)后，邏輯轉(zhuǎn)換成為機(jī)器易識(shí)別的二進(jìn)制碼并行數(shù)據(jù)，轉(zhuǎn)換法則是:保留格雷碼的最高位作為自然二進(jìn)制碼的最高位，而次高位自然二進(jìn)制碼為高位自然二進(jìn)制碼與次高位格雷碼相異或。利用產(chǎn)生的同步脈沖的數(shù)據(jù)移位脈沖、數(shù)據(jù)鎖存信號和數(shù)據(jù)清零信號，作為該部分的輸入控制信號，根據(jù)SSI時(shí)鐘信號和數(shù)據(jù)信號的時(shí)序特點(diǎn)，設(shè)計(jì)出合理的采集位置數(shù)據(jù)機(jī)制，僅占用62個(gè)宏單元。數(shù)據(jù)轉(zhuǎn)換部分結(jié)構(gòu)框圖如圖6所示，利用開發(fā)工具生成的簡化符號如圖7所示。

圖6 數(shù)據(jù)轉(zhuǎn)換塊結(jié)構(gòu)框圖

圖7 數(shù)據(jù)轉(zhuǎn)換塊符號

在功能仿真環(huán)境的仿真測試中，得到如圖8所示波形。其中，輸入信號datainF和datainG表示模擬方位和高低編碼器回傳的串行數(shù)據(jù)信號，clkyiw、dhao和clear表示同步脈沖發(fā)生塊產(chǎn)生的移位、鎖存和清零信號。從如下仿真的輸出信號 Gout［15:0］和 Fout［15:0］輸出波形圖看出，該模塊的設(shè)計(jì)達(dá)到了預(yù)期效果。

⑤防浪墻變形縫。為避免防浪墻因溫度應(yīng)力或壩體不均勻沉降而產(chǎn)生裂縫，沿其長度方向每隔15m設(shè)一道變形縫，變形縫位置與面板接縫錯(cuò)開，縫內(nèi)設(shè)一道橡膠止水帶。

圖8 數(shù)據(jù)轉(zhuǎn)換模塊仿真波形

3.4 數(shù)據(jù)輸出控制

數(shù)據(jù)輸出控制塊是依據(jù)讀寫控制總線和地址總線，通過CPLD內(nèi)部譯碼芯片74138譯碼生成對應(yīng)的選通信號，數(shù)據(jù)傳輸期間選通對應(yīng)的信號輸出至數(shù)據(jù)總線上。在CPLD非數(shù)據(jù)傳輸期間，置數(shù)據(jù)總線的I/O口于三態(tài)，不影響處理器和系統(tǒng)其他部分的接口數(shù)據(jù)交換。

老年人日常照料的差序格局反映老年人在需要照料時(shí)所能夠獲得的資源的排序，差序格局以老年人為中心，如圖1(老年人日常照顧結(jié)構(gòu))所示：各個(gè)不同角色圍繞老年人中心形成一個(gè)個(gè)圈層，越靠近中心，對老年人的照料支持越大[6]。

4 結(jié)束語

火炮位置測量是火炮隨動(dòng)控制重要組成部分，其精確度和可靠性將直接影響到全武器系統(tǒng)的作戰(zhàn)性能。該方案不同于傳統(tǒng)的測量方法，通過實(shí)際應(yīng)用證明有以下優(yōu)點(diǎn):數(shù)據(jù)處理速度高，測量位置的時(shí)間不大于200 μs，并且保證了所采集數(shù)據(jù)的準(zhǔn)確性和可靠性，為處理器節(jié)省了寶貴的時(shí)間，適合于火炮隨動(dòng)控制;其結(jié)構(gòu)實(shí)現(xiàn)簡單，價(jià)格較傳統(tǒng)實(shí)現(xiàn)低，具有經(jīng)濟(jì)價(jià)值和實(shí)用性。

［1］張衛(wèi)寧.TMS320C280x系列DSP的CPU與外設(shè)［M］.北京：清華大學(xué)出版社，2004.

［2］趙曙光，預(yù)萬有，楊頌華.可編程邏輯器件原理、開發(fā)與應(yīng)用［M］.西安：西安電子科技大學(xué)出版社，2000.

［3］候伯亨，顧新.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)［M］.西安：西安電子科技大學(xué)出版社，2002.

［4］黃正瑾.CPLD系統(tǒng)設(shè)計(jì)技術(shù)入門與應(yīng)用［M］.北京：電子工業(yè)出版社，2002.

［5］高國燊，余文烋.自動(dòng)控制原理［M］.廣州：華南理工大學(xué)出版社，2003.