管慶軍

【摘 要】過(guò)渡干擾一般和外部電磁環(huán)境沒(méi)有關(guān)系，經(jīng)常與數(shù)字電路的設(shè)計(jì)、有關(guān)器件的選擇以及整個(gè)電路的裝配等方面有關(guān)。本文對(duì)過(guò)渡干擾產(chǎn)生的原因以及抑制措施作一簡(jiǎn)要介紹。讓我們進(jìn)一步的了解及學(xué)習(xí)在數(shù)字電路中怎么找到過(guò)渡干擾并且進(jìn)行很好的抑制作用。

【關(guān)鍵詞】數(shù)字電路；過(guò)渡干擾；抑制方法

0.引言

對(duì)于過(guò)渡干擾的產(chǎn)生，特別是在數(shù)字邏輯電路中，這種現(xiàn)象是無(wú)法避免的，如果想要達(dá)到避免這種干擾對(duì)于信號(hào)傳輸?shù)挠绊懞蛯?dǎo)致的嚴(yán)重的后果，我們就要考慮一些抑制的方法。首先是要想方設(shè)法來(lái)抑制這種干擾的產(chǎn)生，其次是要選擇最恰當(dāng)?shù)碾娐穪?lái)避免過(guò)渡干擾對(duì)數(shù)據(jù)讀取的影響和數(shù)據(jù)正確的傳輸。關(guān)鍵的是不能只是考慮抑制過(guò)渡干擾進(jìn)而忽略了電路中出現(xiàn)的其他干擾的預(yù)防。我們同時(shí)也要考慮時(shí)鐘脈沖在比較遠(yuǎn)的傳輸距離下在電路中產(chǎn)生的延遲、以及時(shí)鐘脈沖在傳輸?shù)臅r(shí)候受電磁感應(yīng)干擾或者靜電干擾、以及時(shí)鐘脈沖中混雜噪聲脈沖等等帶來(lái)的其他問(wèn)題或者電路的誤動(dòng)作，也就是說(shuō)，我們應(yīng)該充分的考慮電路的各種常規(guī)的抗干擾辦法。進(jìn)而找到可以很好地對(duì)數(shù)字電路中產(chǎn)生的干擾進(jìn)行抑制作用，達(dá)到電路的最佳狀態(tài)。

1.數(shù)字電路為什么會(huì)產(chǎn)生過(guò)渡干擾產(chǎn)生

過(guò)渡干擾就是指邏輯電路進(jìn)行動(dòng)態(tài)工作的時(shí)侯出現(xiàn)的內(nèi)部干擾。當(dāng)我們對(duì)自動(dòng)測(cè)量系統(tǒng)進(jìn)行動(dòng)態(tài)調(diào)試的時(shí)候，出現(xiàn)的這種過(guò)渡干擾會(huì)較大程度的影響控制電路，進(jìn)而出現(xiàn)錯(cuò)亂的邏輯關(guān)系，控制失靈，導(dǎo)致電路無(wú)法進(jìn)行正常的工作。而實(shí)驗(yàn)對(duì)于自動(dòng)控制系統(tǒng)的可靠性要求會(huì)不斷增加，首先要解決的就是抗干擾能力的問(wèn)題。當(dāng)數(shù)字電路中的信號(hào)進(jìn)行傳輸時(shí)，由于時(shí)間變化等因素使電路在傳輸過(guò)程中 出現(xiàn)一些邏輯混亂的尖峰脈沖，這樣就會(huì)使電路中信號(hào)傳輸?shù)馁|(zhì)量下降。出現(xiàn)的這類問(wèn)題即所謂的過(guò)渡干擾現(xiàn)象。

經(jīng)過(guò)大量的調(diào)查研究發(fā)現(xiàn)，數(shù)字電路傳輸過(guò)程中的過(guò)渡干擾一般可分為兩類，一類是因?yàn)樾盘?hào)傳輸延遲造成的，另一類是因?yàn)樾盘?hào)輸入時(shí)間前后不同而造成的。

1.1信號(hào)傳輸延遲而造成的過(guò)渡干擾

每一個(gè)器件都有各自的響應(yīng)時(shí)間。同一組信號(hào)經(jīng)由不同的通道進(jìn)行傳輸時(shí)會(huì)因?yàn)閭鬏敃r(shí)間的不相同而造成過(guò)渡干擾的產(chǎn)生，在數(shù)字電路中這是比較常見的一種現(xiàn)象。引發(fā)這種現(xiàn)象的原因一般有兩方面：一方面是由于元器件時(shí)間的參數(shù)具有一定離散性引起的，同一組信號(hào)分兩路進(jìn)行傳輸，所通過(guò)的器件的個(gè)數(shù)以及電路型式是一樣的，但是因?yàn)檫@兩種電路的傳輸特性存在一定差異，便會(huì)造成信號(hào)從一級(jí)電路進(jìn)入下一級(jí)的時(shí)候因?yàn)橄鄬?duì)延遲的存在而引發(fā)干擾脈沖；另外一各方面是因?yàn)殡娐方Y(jié)構(gòu)的原因引發(fā)的傳輸延遲進(jìn)而造成了過(guò)渡干擾，對(duì)于同一組信號(hào)，如果一路通過(guò)比較多的電路，而另外一路則是通過(guò)較少的電路，那么便會(huì)引發(fā)兩個(gè)信號(hào)出現(xiàn)相對(duì)延遲的現(xiàn)象。

然而，過(guò)渡脈沖的脈寬一般都比較窄，若是下一級(jí)電路中存在移位寄存器或者觸發(fā)器等，那么很有可能會(huì)引發(fā)電路誤工作的現(xiàn)象。

1.2信號(hào)輸入時(shí)間前后不同造成的過(guò)渡干擾

對(duì)于同一級(jí)電路，若是存在好幾個(gè)輸入信號(hào)，那么這些信號(hào)輸入時(shí)間前后不同的話同樣會(huì)造成過(guò)渡干擾；同時(shí)，如果時(shí)序邏輯電路中存在異步計(jì)數(shù)器，那么輸入信號(hào)以及時(shí)鐘信號(hào)同時(shí)發(fā)生改變，但卻是經(jīng)由不同的傳輸路徑到達(dá)相同的觸發(fā)器，同樣可能會(huì)引發(fā)過(guò)渡干擾，進(jìn)而造成誤動(dòng)作。這種類型的干擾一般會(huì)在計(jì)數(shù)譯碼電路或者與或非電路中出現(xiàn)。此類因?yàn)樾盘?hào)輸入時(shí)間的前后不同而引發(fā)的觸發(fā)器翻轉(zhuǎn)時(shí)間不相同所產(chǎn)生的過(guò)渡干擾，經(jīng)常對(duì)整個(gè)控制系統(tǒng)都有著比較嚴(yán)重的不良影響，值得我們注意。

2.如何抑制數(shù)字電路中的過(guò)渡干擾

2.1如何抑制由于信號(hào)傳輸延遲造成的過(guò)渡干擾

由于信號(hào)傳輸延遲而造成的過(guò)渡干擾，通常能夠采用這兩種方法對(duì)其進(jìn)行抑制：一種就是想辦法阻止此類干擾的產(chǎn)生， 另外一種就是一旦發(fā)現(xiàn)電路中有了這種干擾便馬上對(duì)其進(jìn)行抑制，不能夠?qū)⑵鋫鬏數(shù)较乱患?jí)電路。

可以使用以下一些方法來(lái)阻止干擾的產(chǎn)生：

在最初的電路設(shè)計(jì)中，不要混合使用那些傳輸時(shí)間差比較明顯的器件，就算是對(duì)于同一種型號(hào)的器件，如果不是同一家廠商生產(chǎn)的，那么就要注意它們之間的性能差別是否很大。

同時(shí)，也可以通過(guò)人為地在數(shù)字電路中加設(shè)一些延遲元件，從而讓兩路之間的延遲時(shí)間比較小而能夠?qū)崿F(xiàn)平衡，也就能夠降低過(guò)渡干擾。

如果數(shù)字電路中已經(jīng)出現(xiàn)了過(guò)渡干擾，那么我們可以采用在輸出端對(duì)地接旁路電容的方法，便可以達(dá)到比較好的抑制脈沖較窄的干擾脈沖的效果。不能選擇容量過(guò)大的旁路電容，不然會(huì)對(duì)正常信號(hào)造成影響。有些時(shí)候電路只需要通過(guò)緩沖器或者反相器就便能夠消除干擾，特別對(duì)于CMOS電路，它的緩沖器或者反相器的輸入門電容一般在5～10PF之間，能夠很好的吸收電路中的干擾脈沖。

2.2如何抑制因?yàn)樾盘?hào)輸入時(shí)間前后不同造成的過(guò)渡干擾

我們一般可以采用增設(shè)選通脈沖以及改變電路中計(jì)數(shù)器的計(jì)數(shù)方式等方法來(lái)抑制因?yàn)樾盘?hào)輸入時(shí)間前后不同而造成的過(guò)渡干擾。尤其在數(shù)字電路中加入了選通脈沖之后，便能夠在電路比較穩(wěn)定的狀態(tài)下，經(jīng)由選通脈沖來(lái)開通譯碼器的輸入信號(hào)，便可以較好的抑制輸入時(shí)間前后不同造成的過(guò)渡干擾。對(duì)于計(jì)數(shù)器方式的改進(jìn)，比較常用的方法如下：

（1）可以選擇環(huán)形計(jì)數(shù)器。對(duì)于環(huán)形計(jì)數(shù)器，一般就只會(huì)有一個(gè)觸發(fā)器在翻轉(zhuǎn)，這樣就能夠較好的避免過(guò)渡干擾的產(chǎn)生。

（2）在電路中使用同步計(jì)數(shù)器。對(duì)于同步計(jì)數(shù)器，它在輸入計(jì)數(shù)脈沖的時(shí)候能夠讓所有的應(yīng)該進(jìn)行翻轉(zhuǎn)的觸發(fā)器同時(shí)進(jìn)行翻轉(zhuǎn)，進(jìn)而譯碼器的輸入也能夠做到同時(shí)到達(dá)，于是便可以達(dá)到我們想要的效果。

圖1 寄存器電路的時(shí)鐘連接

然而，即便對(duì)于同步邏輯電路，同樣應(yīng)該重視時(shí)鐘延遲的現(xiàn)象。因?yàn)橥粋€(gè)時(shí)鐘源無(wú)法同時(shí)去驅(qū)動(dòng)多個(gè)觸發(fā)器，需要通過(guò)加緩沖器來(lái)分別進(jìn)行驅(qū)動(dòng)，但是對(duì)于緩沖器，特別是對(duì)于多級(jí)緩沖器會(huì)逐步把時(shí)鐘脈沖延遲，這樣以來(lái)時(shí)鐘脈沖之間的連接順序就應(yīng)該確保信號(hào)傳輸?shù)恼_性。如圖1顯示的電路，時(shí)鐘脈沖需要把寄存器1里面的數(shù)據(jù)傳輸?shù)郊拇嫫?里面，寄存器2里面的數(shù)據(jù)再被傳輸?shù)剿腿爰拇嫫?里面。因?yàn)橥粋€(gè)時(shí)鐘源無(wú)法同時(shí)驅(qū)動(dòng)這么多的觸發(fā)器，因此就需要加緩沖器以分別進(jìn)行驅(qū)動(dòng)。因?yàn)槿?jí)緩沖器級(jí)聯(lián)會(huì)造成脈沖有所延遲，也就達(dá)到了寄存器2的時(shí)鐘比1會(huì)早一點(diǎn)到達(dá)，寄存器3的時(shí)鐘又會(huì)比寄存器2的提前一些到達(dá)的效果，也就確保了整個(gè)數(shù)據(jù)傳輸?shù)恼_。如果沒(méi)有按照這樣對(duì)時(shí)鐘電路進(jìn)行連接，那么便會(huì)引起數(shù)據(jù)傳輸?shù)奈蓙y。同步時(shí)序電路不但能夠降低由于電路延遲而造成的干擾，同時(shí)其自身還具有比較好的抗干擾能力。

3.結(jié)束語(yǔ)

數(shù)字電路在傳輸信號(hào)的過(guò)程中一般都會(huì)有一些過(guò)渡干擾的產(chǎn)生，如果要降低這些干擾對(duì)信號(hào)傳輸?shù)牟涣加绊懀紫刃枰覀兿朕k法去抑制這些過(guò)渡干擾的出現(xiàn)，其次就是需要我們選擇一個(gè)合理的數(shù)字電路來(lái)抑制過(guò)渡干擾對(duì)信號(hào)傳輸?shù)挠绊?。還需值得注意的是，我們不能忽視數(shù)字電路中其它干擾因素的影響，僅僅是因?yàn)榭紤]了過(guò)渡干擾，也就是還需考慮到電路中的其它一些常規(guī)抗干擾因素的影響，并采取相應(yīng)的抑制措施，從而確保整個(gè)電路能夠良好的進(jìn)行數(shù)據(jù)傳輸。

【參考文獻(xiàn)】

[1]李瑞臺(tái).談數(shù)字電路中時(shí)序邏輯電路的幾個(gè)問(wèn)題[J].河北自學(xué)考試，2007（01）.

[2]呂俊霞.數(shù)字電子電路調(diào)試方法[J].九江職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2005（03）.

[3]薛翠蘭.淺析如何應(yīng)對(duì)數(shù)字電路故障[J].佳木斯教育學(xué)院學(xué)報(bào)，2011（03）.

[4]呂俊霞.數(shù)字電子電路的調(diào)試方法與技術(shù)[J].武漢船舶職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2005（02）.