蘭玉富

【摘 要】邊界掃描技術(shù)是一種新型的測(cè)試技術(shù)，對(duì)于電路板上的引腳，互連進(jìn)行了相互的測(cè)試。解決了大規(guī)模集成電路之間的測(cè)試問(wèn)題，提高了設(shè)備測(cè)試的準(zhǔn)確度，降低了維護(hù)費(fèi)用以及保障費(fèi)用。由于邊界掃描技術(shù)具有諸多的優(yōu)點(diǎn)，因此，在工業(yè)界得到了廣泛的運(yùn)用。本文通過(guò)對(duì)于邊界掃描技術(shù)的基本原理進(jìn)行概述，分析了邊界掃描技術(shù)在電路板測(cè)試中的應(yīng)用，體現(xiàn)了邊界掃描技術(shù)在電路板測(cè)試中的高效率性。

【關(guān)鍵詞】邊界掃描；電路板；測(cè)試；研究

0.前言

測(cè)試技術(shù)在電路板生產(chǎn)以及維修方面占據(jù)了重大的作用，組裝電路板的高集成性以及印刷電路板的高密度性使得外接可測(cè)試的引腳越來(lái)越少，納米級(jí)單元的出現(xiàn)對(duì)于傳統(tǒng)測(cè)試工作帶來(lái)了極大的不便利。常規(guī)的物理測(cè)試方法難以對(duì)測(cè)試芯片進(jìn)行接觸，造成測(cè)試過(guò)程的誤差率提升。最初，人們也通過(guò)在電路板上增加測(cè)試引腳的方法加強(qiáng)測(cè)試點(diǎn)，以加強(qiáng)測(cè)試靈敏度。但是，這僅僅是換湯不換藥的方法，對(duì)提高電路板的可測(cè)試性作用不大，對(duì)電路板測(cè)試技術(shù)進(jìn)行本質(zhì)上的改革是大勢(shì)所趨。上個(gè)世紀(jì)八十年代以后，有識(shí)之士通過(guò)在芯片中加入測(cè)試技術(shù)的方法改革了整個(gè)工業(yè)測(cè)試技術(shù)。這種方法將測(cè)試與設(shè)計(jì)兩者進(jìn)行高度結(jié)合，加強(qiáng)了整個(gè)電路板測(cè)試的高效率性。

1.邊界掃描技術(shù)原理分析

邊界掃描技術(shù)是以芯片的每個(gè)信號(hào)引腳為基礎(chǔ)，通過(guò)在每個(gè)邏輯電路之間設(shè)計(jì)連接接口的方試，將測(cè)試數(shù)據(jù)由串行接口進(jìn)入測(cè)試儀器中，同時(shí)，插入邊界掃描單元實(shí)現(xiàn)的一種測(cè)試技術(shù)。這是一種大規(guī)模集成電路進(jìn)行測(cè)試的方法，解決了芯片內(nèi)部元件互連性較弱的問(wèn)題，得到了工業(yè)界的大國(guó)倡導(dǎo)。其中，邊界掃描測(cè)試算法以及整個(gè)掃描技術(shù)在我國(guó)得到了大幅度的應(yīng)用。目前，國(guó)外的電子設(shè)備多以邊界掃描進(jìn)行核心測(cè)試，內(nèi)置入芯片里進(jìn)行工業(yè)設(shè)備的集成。但是，這種芯片多由國(guó)外進(jìn)口，價(jià)值不菲，研制適合我國(guó)使用的芯片是提高整個(gè)行業(yè)的方法。

邊界掃描技術(shù)的基本原理以將芯片引腳與內(nèi)部的邏輯組織之間相連，通過(guò)對(duì)于移位寄存器的數(shù)目增加量形成測(cè)試單元。以專(zhuān)用的邊界掃描控制引腳作為基礎(chǔ)，對(duì)芯片進(jìn)行管理，設(shè)定，封鎖，以及信息抽取，使芯片，電路板以及系統(tǒng)信息達(dá)到完整的框架。以自身攜帶的自個(gè)串行接口（又名測(cè)試訪問(wèn)端口TAP）作為基礎(chǔ)，連接復(fù)雜的集成電路。除了測(cè)試訪問(wèn)端口之外，集成電路可使用移位寄存器和狀態(tài)進(jìn)行邊界掃描功能。在測(cè)試數(shù)據(jù)輸入線(xiàn)上將芯片中自帶的數(shù)據(jù)輸入到寄存存儲(chǔ)器中，以測(cè)試時(shí)鐘進(jìn)行時(shí)間控制，進(jìn)行PCB輸入引線(xiàn)輸出。還可以通過(guò)不同芯片之間的反饋連接判斷判斷是否存在著故障。邊界掃描技術(shù)以?xún)?nèi)部總線(xiàn)和芯片內(nèi)的掃描程序共同連接成為整體。

圖1 邊界掃描技術(shù)原理圖

2.邊界掃描技術(shù)測(cè)試流程

邊界掃描技術(shù)可以實(shí)現(xiàn)電路板內(nèi)部引腳之間不同器件的互連，同時(shí)實(shí)現(xiàn)內(nèi)部?jī)x器間的測(cè)試工作。在電路板的設(shè)計(jì)之處，引入可測(cè)試技術(shù)的概念，提高測(cè)試功能以及技術(shù)的覆蓋率，提高測(cè)試效率，降低生產(chǎn)成本。在測(cè)試的過(guò)程中，測(cè)試的內(nèi)測(cè)試工作內(nèi)部指令儲(chǔ)存器完成，外測(cè)試由不同的信息源進(jìn)行網(wǎng)絡(luò)互通，運(yùn)用輸入輸出數(shù)據(jù)的參數(shù)比對(duì)，檢驗(yàn)整個(gè)運(yùn)行過(guò)程是否正確執(zhí)行。

2.1內(nèi)測(cè)試

內(nèi)測(cè)試是運(yùn)用邊界掃描技術(shù)進(jìn)行電路板內(nèi)部元件的測(cè)試，可測(cè)試出元件中是否存在故障。邊界掃描技術(shù)在電路板內(nèi)部的測(cè)試分為三個(gè)過(guò)程，首先，檢查整條鏈路是否連接通順，保證基礎(chǔ)硬件的完整性。利用JTAG接口的四條連接線(xiàn)，包括測(cè)試數(shù)據(jù)輸入（TDI）線(xiàn)進(jìn)行數(shù)據(jù)的導(dǎo)入，保證數(shù)據(jù)的有效輸入，方便從線(xiàn)路的源頭上檢查故障。運(yùn)用測(cè)試數(shù)據(jù)輸出（TDO）進(jìn)行數(shù)據(jù)的打印比對(duì)，保證整個(gè)過(guò)程的正確性。以測(cè)試時(shí)鐘（TCK）為內(nèi)在時(shí)間描述機(jī)制進(jìn)行測(cè)試過(guò)程的時(shí)間判斷。選擇合適測(cè)試模式（TMS）符合不同規(guī)格的電路板測(cè)試。其次，進(jìn)行各芯片之間的網(wǎng)絡(luò)連接互連，將數(shù)據(jù)信息通過(guò)芯片內(nèi)部的網(wǎng)絡(luò)進(jìn)行傳輸。通過(guò)故障燈顯示儀進(jìn)行傳輸過(guò)程的全觀察，確保芯片之間的連接沒(méi)有故障。最后，將內(nèi)置的測(cè)試技術(shù)對(duì)芯片進(jìn)行測(cè)試，利用JTAG Commander輔助工具對(duì)內(nèi)部數(shù)據(jù)進(jìn)行連接測(cè)試。

2.2外測(cè)試

外測(cè)試是指對(duì)電路板的整個(gè)器件之間在進(jìn)行測(cè)試，保證電路版的設(shè)備完整性。外測(cè)式主要由以下步驟組成，首先，配置板級(jí)測(cè)試電路，保證整個(gè)測(cè)試基礎(chǔ)的運(yùn)行，運(yùn)用掃描鏈上的IO電路對(duì)不同電路板上的物理測(cè)試引腳進(jìn)行數(shù)據(jù)訪問(wèn)，得到數(shù)據(jù)信息的正確反饋，保證連接商品的順暢。其次，進(jìn)行電路板上不同部件的互連性測(cè)試，進(jìn)行PCB貼片，可以對(duì)所有類(lèi)型的閃存進(jìn)行內(nèi)置編程，創(chuàng)建和校驗(yàn)各級(jí)類(lèi)型的數(shù)據(jù)庫(kù)，包括器件，模塊以及不同的板塊等。運(yùn)行非邊界掃描單元進(jìn)行特征數(shù)據(jù)的檢測(cè)，包括DB，IR，BS的互連以及二進(jìn)制計(jì)數(shù)的投其所好，模擬故障模式進(jìn)行全電路板間的掃描，檢測(cè)不同電路之間是否存在開(kāi)路，斷路的現(xiàn)象。

圖2 測(cè)試流程

3.邊界掃描技術(shù)在電路板上的測(cè)試案例

現(xiàn)在以PCB基礎(chǔ)樣板電路板為測(cè)試實(shí)例，此電路板由微處理器責(zé)整體器件之間的互連工作。通過(guò)以太網(wǎng)接口實(shí)現(xiàn)了與外路設(shè)備的連通，此設(shè)備上有如下幾個(gè)器件可以進(jìn)行測(cè)試，都具有相應(yīng)的接口器插座。根據(jù)此聲電路板的特點(diǎn)，進(jìn)行以下流程的測(cè)試。

首先，進(jìn)行基礎(chǔ)設(shè)備的測(cè)試，保證整個(gè)連接器件的完整性。對(duì)電路的鏈路進(jìn)行自測(cè)試，保證各器材內(nèi)部的完整性，排除自帶的故障，包括鏈路的連接以及信號(hào)之間的連接。同時(shí)，保證所有器材的標(biāo)識(shí)碼和用戶(hù)標(biāo)識(shí)碼之間準(zhǔn)確無(wú)誤。自測(cè)試結(jié)束后，進(jìn)行BS器件之間的網(wǎng)絡(luò)連接測(cè)試。以自制的測(cè)試算法，包括零一算法等對(duì)網(wǎng)絡(luò)進(jìn)行連接，從網(wǎng)絡(luò)的接口一端向另一端進(jìn)行掃描，通過(guò)單元進(jìn)行數(shù)據(jù)輸入，再加另一掃描單元進(jìn)行數(shù)據(jù)收集，最后由TDO進(jìn)行數(shù)據(jù)輸出。以打印測(cè)試的數(shù)據(jù)結(jié)果進(jìn)行信息比對(duì)，測(cè)試網(wǎng)絡(luò)通路中是否存在著連接死角，并對(duì)故障進(jìn)行排除。

其次，進(jìn)行整個(gè)電路板的核心測(cè)試。在電路板的整個(gè)測(cè)試進(jìn)程中，注重測(cè)試鏈路的設(shè)計(jì)效果。注意JTAG信號(hào)的驅(qū)動(dòng)問(wèn)題。保證不同的信號(hào)接口在運(yùn)行過(guò)程保持運(yùn)轉(zhuǎn)的穩(wěn)定性，同時(shí)，按照已經(jīng)有的設(shè)備標(biāo)準(zhǔn)，在板級(jí)進(jìn)行數(shù)據(jù)輸入輸出的過(guò)程中，進(jìn)行上拉電阻的拉高處理。同時(shí)，將電路的高壓狀態(tài)調(diào)整為低壓狀態(tài)，運(yùn)用不同的電線(xiàn)分壓方法促進(jìn)電路板內(nèi)部設(shè)備之間的兼容性，如果技術(shù)不支持，可用相應(yīng)的電壓轉(zhuǎn)換器完成。

4.結(jié)論

隨著電子元件的大規(guī)模集成化，以及芯片內(nèi)部封裝越來(lái)越密的特點(diǎn)，邊界掃描技術(shù)測(cè)試的機(jī)制可以解決引腳過(guò)密的問(wèn)題以及加大設(shè)備之間的連接度。因此，邊界掃描技術(shù)在電路權(quán)測(cè)試中的運(yùn)用必然成為一種歷史潮流。對(duì)邊界掃描技術(shù)進(jìn)行深層次的研究，不僅可以加強(qiáng)對(duì)于電路板上可控點(diǎn)以及測(cè)試點(diǎn)的數(shù)目增多，同時(shí)，也可以減少測(cè)試時(shí)間，提高資金的利用率，對(duì)于工業(yè)設(shè)備的發(fā)展具有極其深遠(yuǎn)的意義。

【參考文獻(xiàn)】

[1]劉明云，李桂祥，張賢志.基于邊界掃描的板級(jí)動(dòng)態(tài)掃描鏈路設(shè)計(jì)策略[J].現(xiàn)代雷達(dá)，2005（01）.

[2]牛春平，常天慶，陳圣儉，任哲平.應(yīng)用邊界掃描技術(shù)提高電路板可測(cè)試性的兩種優(yōu)化問(wèn)題[J].微電子學(xué)與計(jì)算機(jī)，2004（11）.

[3]都學(xué)新，張宏偉，許東兵.數(shù)字系統(tǒng)的故障診斷、可測(cè)性設(shè)計(jì)與可靠性[J].火力與指揮控制，2002（S1）.

[4]周戰(zhàn)馨，繆棟.基于PCI總線(xiàn)的超大規(guī)模集成電路邊界掃描測(cè)試系統(tǒng)[J].計(jì)算機(jī)自動(dòng)測(cè)量與控制，2002（02）.

[5]談恩民，郭學(xué)仁.邊界掃描結(jié)構(gòu)下的BIST內(nèi)核及FPGA實(shí)現(xiàn)[J].桂林電子工業(yè)學(xué)院學(xué)報(bào)，2000（01）.