【摘要】近年來，雷達(dá)在軍用和民用領(lǐng)域都獲得了巨大的發(fā)展。雷達(dá)信號處理系統(tǒng)是雷達(dá)的關(guān)鍵模塊，對雷達(dá)定位精度起著決定性作用。FPGA以其眾多的優(yōu)點，在雷達(dá)信號處理系統(tǒng)中被廣泛使用。本文探究FPGA在雷達(dá)信號采集方面的應(yīng)用。

【關(guān)鍵詞】FPGADSP雷達(dá)信號處理雷達(dá)

在現(xiàn)今高速A/D轉(zhuǎn)換電路的轉(zhuǎn)換速率愈來愈高的條件下，雷達(dá)系統(tǒng)對數(shù)字信號處理器的處理速率提出了更高的要求。傳統(tǒng)通用的DSP由于其運行速率的限制，有時無法直接處理采樣產(chǎn)生的超高速數(shù)據(jù)流，而FPGA在雷達(dá)系統(tǒng)中的應(yīng)用給上述問題帶來了經(jīng)濟(jì)、有效的解決方案[1]。

一、雷達(dá)信號處理的主要技術(shù)及FPGA的特點

雷達(dá)信號處理系統(tǒng)進(jìn)行信號處理的主要步驟有：雷達(dá)信號模式轉(zhuǎn)換和存儲→目標(biāo)檢測和信號處理→與上位機(jī)的數(shù)據(jù)傳輸→上位機(jī)目標(biāo)顯示與控制，這其中所涉及的主要技術(shù)有數(shù)據(jù)重采樣、自適應(yīng)濾波、脈沖壓縮、參數(shù)估計、恒虛警處理、自適應(yīng)波束形成等，這些步驟需要完成具有高度重復(fù)性的FFT、FIR等運算，并且實時性要求極高。FPGA即現(xiàn)場可編程門陣列包含了查找表、多路復(fù)用器、寄存器和存儲器，還擁有專用電路，如乘法器、快速加法器和輸入-輸出處理單元。現(xiàn)在FPGA的數(shù)據(jù)處理能力已經(jīng)遠(yuǎn)遠(yuǎn)超過了CPU和DSP，已經(jīng)逐漸成為了數(shù)字通信、視頻和圖像編解碼等大數(shù)據(jù)量處理領(lǐng)域，以及高性能數(shù)字信號處理系統(tǒng)的關(guān)鍵模塊[2]。綜上所述，F(xiàn)PGA適合應(yīng)用于雷達(dá)數(shù)字信號處理系統(tǒng)。

二、雷達(dá)信號的采集分析

在雷達(dá)系統(tǒng)信號采集的過程中，需要完成的任務(wù)是對雷達(dá)回波模擬信號進(jìn)行數(shù)字化采集，怎樣達(dá)到數(shù)字化的采集，這就包括了采樣頻率如何設(shè)定、采樣是否準(zhǔn)確、能否保留所有信息還原原始信號以及多大的同步誤差等等信號處理問題[3]。由于雷達(dá)視頻信號是模擬視頻信號，因此需對雷達(dá)視頻信號采取數(shù)字化采集，首先就是利用FPGA構(gòu)成的時序數(shù)字邏輯電路來進(jìn)行采樣，將原始雷達(dá)模擬信號轉(zhuǎn)變?yōu)橄到y(tǒng)能夠處理的數(shù)字信號[4]，然后將采樣后得到的數(shù)字信號傳輸?shù)胶竺娴哪K進(jìn)行進(jìn)一步處理。雷達(dá)信號的采樣通常有兩種，即奈奎斯特采樣和過采樣。

奈奎斯特采樣：當(dāng)采樣頻率大于或等于被采樣模擬信號最大頻率的兩倍時，則該模擬信號經(jīng)過采樣后獲得的采樣信號能夠保留所有信息，從而還原得到最初的模擬信號。從奈奎斯特采樣能夠看出存在一個最小的為原始模擬信號最大頻率兩倍的不失真采樣頻率fs，稱為奈奎斯特采樣頻率。一般的模擬信號不會是理想中的限帶信號，因此常出現(xiàn)頻譜的混疊現(xiàn)象，為此在實際中一個有效的方法是采樣前先將模擬信號通過低通濾波進(jìn)行濾波。

三、基于FPGA的雷達(dá)信號采集系統(tǒng)設(shè)計

雷達(dá)系統(tǒng)信號采集模塊先將模擬信號經(jīng)過A/D變換后得到的數(shù)字信號與時序觸發(fā)脈沖共同傳送給FPGA，由FPGA利用其可編程邏輯門電路實現(xiàn)對數(shù)字信號的采集，并且產(chǎn)生控制信號與地址信號，然后把得到的數(shù)字信號存儲到FPGA的先入先出隊列中去，通過通信接口和數(shù)字信號處理器（DSP）相互進(jìn)行通信，便于完成接下來的信號處理和信息顯示，其信號采集模塊如圖1所示：

在設(shè)計的雷達(dá)系統(tǒng)信號采集模塊中，F(xiàn)PGA完成的主要任務(wù)是完成模擬信號的數(shù)字化采集，F(xiàn)PGA擔(dān)任的工作有如下兩點：（1）控制數(shù)模轉(zhuǎn)換芯片，確保采集到的雷達(dá)回波信號的質(zhì)量。（2）將采集的數(shù)字?jǐn)?shù)據(jù)合并，并傳輸給數(shù)字信號處理器（DSP），為接下來的信號處理和信息顯示做準(zhǔn)備。

四、總結(jié)

雷達(dá)信號數(shù)字化采集是雷達(dá)信號處理系統(tǒng)中的一項極其重要的技術(shù)，隨著數(shù)字技術(shù)的發(fā)展，現(xiàn)代雷達(dá)信號數(shù)字化采集主要依靠數(shù)字技術(shù)來完成。本文基于FPGA探討雷達(dá)信號處理的方法，在分析得出了FPGA運算能力快的基礎(chǔ)上充分利用其優(yōu)點，用他來完成信號的數(shù)字化采集。

參考文獻(xiàn)

[1]閆大偉，吳軍，向建軍.基于FPGA+DSP的雷達(dá)信號處理模塊的設(shè)計[J] .電子技術(shù)應(yīng)用，2010，（09）：61-63+67

[2]王蓮榮，馬妍，王萍，張繼紅.基于FPGA的雷達(dá)信號模擬[J].海軍航空工程學(xué)院學(xué)報，2012，（03）：284-288

[3]霍志，謝啟友，郭靖，刁節(jié)濤.一種基于FPGA的雷達(dá)數(shù)字信號處理機(jī)設(shè)計與實現(xiàn)[J].現(xiàn)代電子技術(shù)，2012，（01）：13-16

[4]張國兵，趙嚴(yán)冰.基于FPGA的雷達(dá)回波信號設(shè)計與實現(xiàn)[J].雷達(dá)科學(xué)與技術(shù)，2010，（01）：87-90+94