【摘 要】高速高精度的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)完成后，我們要利用Protel進(jìn)行PCB板的繪制和制作，然后進(jìn)行相應(yīng)功能的調(diào)試。在高頻信號(hào)中，由于信號(hào)間干擾較大，所以繪制高頻電路的PCB板須有諸多考慮，本文就是闡述高速高精度采樣系統(tǒng)的PCB板制作過(guò)程中需要考慮的幾個(gè)問(wèn)題，該采樣系統(tǒng)是利用4片采樣頻率為3M、精度為12位的AD7482并行采樣，采樣后的數(shù)據(jù)送入FPGA進(jìn)行波形恢復(fù)并顯示。

【關(guān)鍵詞】采樣系統(tǒng)；AD7482；PCB的制作

0.引言

對(duì)于一個(gè)高速PCB板的制作，要面臨很多問(wèn)題，PCB的疊層是第一個(gè)需要考慮的問(wèn)題，針對(duì)不同的電路設(shè)計(jì)要求，需要選用合適的 PCB疊層方式。一般PCB疊層越多，PCB板的抗電磁干擾能力就越強(qiáng)，但 PCB 板成本和布線復(fù)雜度也越高。在高頻電子線路的 PCB 設(shè)計(jì)中 ，一般采用多層PCB板設(shè)計(jì)。采用多層PCB板除了能夠提供更多的布線空間以外 ，最大的好處是能夠?yàn)樾盘?hào)層提供完整完全耦合，則信號(hào)線與距其最近平面將會(huì)產(chǎn)生共模射的映像平面，從而極大地提升高頻電子系統(tǒng)的抗EMI能力。

而根據(jù)采樣系統(tǒng)設(shè)計(jì)的需要，若制作一塊多層PCB板，雖然可以解決很多干擾影響，但是會(huì)極大的增加成本，而將某些簡(jiǎn)單模塊制作到多層PCB板中也是資源浪費(fèi)?；诙鄬覲CB板的優(yōu)點(diǎn)和成本綜合考慮，我們將系統(tǒng)電路制板分為前置信號(hào)調(diào)理電路PCB板和AD采樣PCB板兩塊雙層PCB板的制作。兩塊雙層PCB板不僅節(jié)約了成本，更是有效的將模擬信號(hào)和數(shù)字信號(hào)分離開(kāi)，大大的減少了后期采樣數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾，同時(shí)也相應(yīng)降低了模擬地和數(shù)字地、模擬電源和數(shù)字電源等干擾的相互影響。

1.PCB板制作中的考慮

由于高速AD采樣系統(tǒng)非常容易受到干擾。所以合理的PCB布局是實(shí)現(xiàn)高速、高精度FPGA采樣的一個(gè)關(guān)鍵步驟。在本次PCB布局中主要考慮了以下幾個(gè)問(wèn)題：

1.1 PCB板電磁兼容性設(shè)計(jì)[1]

電磁兼容性即EMC。電磁兼容性指設(shè)備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對(duì)該環(huán)境中的任何事物構(gòu)成不能承受的電磁干擾的能力.因此，在進(jìn)行高速AD采樣系統(tǒng)PCB的制作時(shí)，電磁兼容性的設(shè)計(jì)非常重要，要求能使其他電子元器件既能抑制各種外來(lái)的干擾，又能在特定的電磁環(huán)境中能夠正常工作，還能減少元器件本身對(duì)其它器件的電磁干擾。而對(duì)于高速AD采樣，信號(hào)不僅是時(shí)間上的函數(shù)，也是空間上的函數(shù)，相近傳輸線上的信號(hào)之間由于電磁場(chǎng)的相互耦合而發(fā)生串?dāng)_，因此對(duì)于高速PCB的ERC設(shè)計(jì)時(shí)，應(yīng)考慮到PCB的尺寸。PCB尺寸過(guò)大，印制線過(guò)長(zhǎng)，阻抗必然增加，抗噪聲能力下降，成本也會(huì)增加；尺寸過(guò)小，臨近傳輸線之間容易發(fā)生串?dāng)_，而且散熱性能不好。根據(jù)采樣電路的復(fù)雜度再結(jié)合PCB制板尺寸的要求，我們把前置信號(hào)調(diào)理電路PCB板制作為一塊小板子86mm×60mm，AD采樣PCB板制作為一塊146mm×95mm規(guī)格稍大的采樣板。

1.2電源

對(duì)于電源，設(shè)計(jì)中主要考慮電源的濾波和去耦。因?yàn)樵O(shè)計(jì)中的AD轉(zhuǎn)換為數(shù)字模擬混合作用，有數(shù)字電源和模擬電源兩種，在兩種電源接入采樣芯片AD7482前，均用電容對(duì)其進(jìn)行了去耦和濾波。而本電路的芯片AD7482在電源走線方面，電源的寬度在40mil以上。在去耦方面，在參考電源芯片電源進(jìn)入AD7482前，放置了一個(gè)0.47μF的去耦電容，然后根據(jù)芯片的要求在電源和地端放置了不同大小的濾波電容，模擬電源濾波電容為0.1μF，數(shù)字電源濾波電容為1nF。

1.3地線排布

高速PCB的相當(dāng)多的干擾都是由地線產(chǎn)生的，地線作為電位基準(zhǔn)點(diǎn)的等電位點(diǎn)，地線的實(shí)質(zhì)是信號(hào)回流源的低阻抗路徑，由于地線的阻抗不為零，引起地線上各點(diǎn)形成電位差，從而導(dǎo)致地線誤動(dòng)作，形成地線干擾。而地線阻抗主要是由導(dǎo)線的電感引起，頻率越高，阻抗越大。因此，減少這些干擾的重點(diǎn)在于減少地線阻抗。在高頻PCB中為使接地阻抗最小，通常采用多點(diǎn)接地法.多點(diǎn)接地最重要的是要求接地引線的長(zhǎng)度最小，因?yàn)楦L(zhǎng)的引線意味著更大的電感 ，從而增加地阻抗，引起地電位差。所以在高頻處應(yīng)該呈現(xiàn)多點(diǎn)接地。然后接地線應(yīng)盡量加粗.若接地線條很細(xì)，則接地電位會(huì)隨電流的變化而起伏，致使采樣系統(tǒng)的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能降低.因此設(shè)計(jì)時(shí)應(yīng)將接地線盡量加粗，使它能通過(guò)三倍于印制電路板的許可電流.如有可能，接地線的寬度應(yīng)大于3mm，實(shí)際制版中我們采用將地線GND全部覆銅的方法，大大減少了地線對(duì)整個(gè)電路板的干擾。

1.4走線路

在實(shí)際的設(shè)計(jì)工作中，由于PCB上的IC和輸入輸出的信號(hào)都工作在高頻下，電場(chǎng)和磁場(chǎng)的相互轉(zhuǎn)化，并且PCB板上的走線非常細(xì)，產(chǎn)生了由于線路阻抗引起的壓降。所以本電路在兩塊PCB布線時(shí)主要注意以下幾點(diǎn)：

①在信號(hào)線的走線過(guò)程中，高速與低速、大電流與小電流、高電壓與低電壓等不相容的信號(hào)線相互遠(yuǎn)離，盡量避免長(zhǎng)距離的平行走線，盡可能拉開(kāi)線與線之間的間距以減少電容耦合和電感耦合，信號(hào)線與地線及電源線盡量不交叉，防止產(chǎn)生阻抗不連續(xù)點(diǎn)，造成信號(hào)的反射。

②信號(hào)線在走線過(guò)程中盡量沒(méi)有分支，否則會(huì)破壞導(dǎo)線特性阻抗的一致性 ，產(chǎn)生信號(hào)的諧波與反射現(xiàn)象，并造成信號(hào)能量以電磁波的形式發(fā)射出去，形成電磁干擾。

③信號(hào)線在走線過(guò)程中的拐角不能采用90°直角，而采用45°拐角或圓弧形拐彎。采用直角轉(zhuǎn)彎的傳輸線中，在拐角處傳輸線的有效寬度增大，會(huì)產(chǎn)生不需要的寄生電容，直角彎曲相當(dāng)于在傳輸線上增加一個(gè)容性負(fù)載，此寄生電容不僅造成了傳輸線上特性阻抗的不連續(xù)和信號(hào)的反射，同時(shí)又增大了信號(hào)的上升時(shí)間，影響信號(hào)的品質(zhì)。

1.5串?dāng)_

所謂串?dāng)_是指信號(hào)在傳輸通道上傳輸時(shí)，因電磁耦合而對(duì)相鄰傳輸線產(chǎn)生的影響。過(guò)大的串?dāng)_可能引起電路的誤觸發(fā)，導(dǎo)致系統(tǒng)無(wú)法正常工作。在高速PCB的設(shè)計(jì)中，串?dāng)_線是非常普遍的，它可以出現(xiàn)在芯片內(nèi)部，也可能出現(xiàn)在電路板、連接器、芯片封裝以及線纜上。常見(jiàn)的串?dāng)_有兩種：容性耦合串?dāng)_和感性耦合串?dāng)_。而影響串?dāng)_信號(hào)幅度的有3個(gè)主要因素：走線間的耦合程度、走線的兼具和走線的端接。根據(jù)這三個(gè)因素，本電路在制作PCB板時(shí)考慮了四點(diǎn)。

第一：容性耦合和感性耦合產(chǎn)生的竄擾受干擾線路負(fù)載阻抗的增大而增大，所以適當(dāng)?shù)臏p小負(fù)載可以減小耦合干擾的影響[2]。

第二：在布線條件時(shí)，盡量減少相鄰傳輸線間的平行長(zhǎng)度或者增大可能發(fā)生容性耦合導(dǎo)線之間的距離，可以采用3W原則，即走線間距離間隔必須是單一走線寬度的三倍或兩個(gè)走線間的距離間隔必須大于單一走線寬度的兩倍。更有效的方法是在導(dǎo)線間用地線隔離開(kāi)來(lái)。

第三：對(duì)于感性耦合而言，較難一致，要盡量降低回路數(shù)量，減小回路面積，信號(hào)回路避免共同用一段導(dǎo)線。

第四：通過(guò)端接，使傳輸線的遠(yuǎn)端、近端和終端阻抗與傳輸線匹配，可大大減少串?dāng)_和反射干擾。

實(shí)際布線時(shí)，考慮到我們采用的是兩層板，在上下層布線時(shí)盡量減少頂層線與底層線的平行布線，使紅線與藍(lán)線盡可能的垂直，降低上下層電路之間的干擾。雖然現(xiàn)代制板技術(shù)已經(jīng)很成熟，但難免也會(huì)出現(xiàn)布線不通的情況，所以要少使用過(guò)孔，降低過(guò)孔不通的可能。

２．總結(jié)

本文結(jié)合高速采樣系統(tǒng)的實(shí)例，闡述了制作高頻電路PCB板的布線規(guī)則，布線考慮得越周全，設(shè)計(jì)理論的驗(yàn)證越容易。 [科]

【參考文獻(xiàn)】

［１］高速印刷電路板的設(shè)計(jì)考慮，萊迪恩半導(dǎo)體，2011．4．

［２］李貴山.高速印刷電路板的設(shè)計(jì)技術(shù)，電子器件，2003（01）．