高偉 葛勝升 陳素芹

（蕪湖職業(yè)技術學院電子信息系，安徽 蕪湖 241003）

1 引言

隨著科學技術的迅猛發(fā)展，集成電路越來越多地應用在方方面面，而集成電路中最重要的組成部分就是基準電壓源，可以說，高性能的基準電源直接影響著整個集成電路的性能和精度，決定整個電路性能的優(yōu)劣。因此，一個高性能的基準電壓源對整個電路的意義十分重大，所以很多學者正在研究它。

2 基準電壓源的分類

從基準電壓源設計的角度來看，設計所要解決的最關鍵的問題是減小溫度系數(shù)[1]。但是因為溫度變化對硅半導體材料影響十分大，所以為了解決溫度漂移上的技術問題，我們一般會想辦法去尋找一種與基準電壓的溫度系數(shù)極性相反但絕對數(shù)值相近的電路，把二者放到一起使用，讓它們彼此之間進行溫度補償，從而使整個電路的溫度系數(shù)趨于零。根據(jù)這個設計思路，基準電壓源主要有以下4種：隱埋齊納二極管基準電壓源、帶隙基準電壓源、XFET基準電壓源和E/D NMOS基準電壓源[2]。

2.1 隱埋齊納二極管基準電壓源

圖1 齊納二極管基準原理

為了減小溫度漂移或溫度系數(shù)，以前的齊納二極管基準電壓源，一般將一個正向二極管串聯(lián)到一個反向齊納二極管上，如圖1所示。因為正向硅二極管具有負溫度系數(shù)(約為-2mV/°C)，而齊納二極管如果工作在在雪崩狀態(tài)時，它的擊穿電壓通常為7V左右，并且它具有正的溫度系數(shù)(約為＋2mV/°C)，這樣二者的溫度系數(shù)極性相反，互相抵消。但是，由于這兩個溫度系數(shù)數(shù)值大小并不完全相同，所以我們很難獲得我們想要的零溫度系數(shù)。這種溫度補償二極管和齊納二極管的擊穿主要發(fā)生在硅表層（如圖2(a)所示)，我們將其稱之為表層齊納二極管。但是，因為硅芯片表層和它內(nèi)部相比，有比較多的雜質(zhì)和機械應力，因此長期穩(wěn)定性差、噪聲比較大，而且很容易被表面氧化層中的電荷及外部環(huán)境的所影響，這些都是表層齊納二極管的致命缺點，為了解決上面提到的缺點，人們通過提高制造技術，使用隱埋齊納二極管結構，如圖2（b）所示，這樣可以在表層下面發(fā)生擊穿，使其在各方面的性能得到很大的改善和提高。

圖2 表層和隱埋齊納二極管結構

2.2 帶隙基準電壓源[3]

隱埋齊納二極管基準電壓源其工作電壓必須在7V之上，而且它的工作電流比較高，這種基準電壓源很明顯不能使用于許多低電源電壓工作的場合，而帶隙基準電壓源所具有的特點是：溫度系數(shù)小且工作電壓低。它的工作原理是利用具有負溫度系數(shù)的VBE和具有正溫度系數(shù)ΔVBE，我們可以將VBE與ΔVBE進行線性疊加，這樣可以得到一個溫度系數(shù)為零的基準電壓[4]。如圖3所示，V0的表達式為：

圖3 帶隙基準電壓源

其中K為加權系數(shù)，VBE1、VBE2分別是兩個模擬基射結電壓的二極管端電壓。

2.3 XFET基準電壓源[5]

帶隙基準電壓源是在雙極型晶體管的帶隙特性的基礎上進行設計操作的。在工作電流很重要的場合中，能不能在很低的電源電流的條件下提供低噪聲和低溫度系數(shù)的基準電路，這對帶隙電壓基準電路的設計來說是個比較麻煩的問題。但是現(xiàn)在可以順利的解決這個問題了，我們可以利用結型場效應管的夾斷電壓差的特性設計出的一種新型基準電壓源，而它可以完全克服這一難題。

ADI公司利用結型場效應管的夾斷電壓差的特性設計出一種新型的基準電壓源，也就是XFET基準電壓源，它的核心是利用JFET來設計的。從理論上講，JFET的多子是溝道導電載流子，而雙極晶體管的基區(qū)導電載流子卻是少子，這樣很明顯多子碰撞晶格從而產(chǎn)生噪聲的幾率要比少子小，所以XFET電壓基準源的噪聲很小。又因為工作在飽和電流下，JFET正好處于夾斷區(qū)，漏電流一般都比較小，只有μA量級，電壓基準電路產(chǎn)生一個溫度系數(shù)為負的電壓，我們可以用一個擁有正溫度系數(shù)的電壓對其進行補償，從而獲得一個非常穩(wěn)定的基準電壓，實現(xiàn)溫度系數(shù)為零的目標。

圖4 XFET基準電壓源的原理圖

在圖4中，基準電路的核心就是J1和J2兩個場效應管，它們是靠I1和I2來驅(qū)動的，為了產(chǎn)生Jl和J2之間的電壓差，我們在右邊的J1外加了JFET。在電壓與驅(qū)動電流完全相等的情況下，使得這兩個管子的電壓VPl和VP2數(shù)值之間產(chǎn)生一個差距，在這兩個柵極之間出現(xiàn)的電壓差大小如下式：

J1和J2的源極電壓在閉環(huán)反饋環(huán)路作用下保持相等。將兩個源極電壓加到運算放大器的輸入端，運算放大器的輸出反饋電阻為R1、R2和R3，一旦這個環(huán)路形成，然后在Rl和R3之間就產(chǎn)生了一個非常穩(wěn)定的輸出電壓ΔVp，并通過運放對該電壓進行放大，這樣就可以得到標準電壓V0，V0的表達式如下式所示：

從式（2-2）可以看出，是由兩部分組成基準電壓V0的，與溫度成正比的電流源IPTAT溫度系數(shù)為正，而ΔVp溫度系數(shù)為負，所以IPTAT和ΔVp二者之間通過相互補償?shù)窒?，最后得到的總溫度系?shù)比較小。

2.4 E/D NMOS基準電壓源[6]

利用耗盡型和增強型MOS管的開啟電壓之差形成溫度系數(shù)較小的基準電壓源，稱之為E/D NMOS基準電壓源。其輸出電壓的表達式：

這種電路輸出電壓的溫度系數(shù)可以達到20ppm/℃以下。但是它的缺點是制作工藝比較復雜，而且VTE、VTP的值一般都難很難實現(xiàn)理想狀態(tài)，所以不適用于大多數(shù)場合。

2.5 種基準電源的比較

根據(jù)上面的分析，上述4種基準電壓源的優(yōu)缺點比較如表1所示[7]：

表1 四種基準電壓源優(yōu)缺點比較

3 結論

通過上面的分析，我們可以看出，隱埋齊納二極管基準電壓源需要較大的工作電壓，XFET基準電壓源需要特殊的工藝，無法用標準的CMOS工藝來實現(xiàn)，E/D NMOS基準電壓源制作工藝復雜，只有帶隙基準電壓源工作所需要的電源電壓較低，并且可以用標準的CMOS工藝實現(xiàn),并且最近幾年來，隨著CMOS工藝技術飛快的發(fā)展，帶隙基準電壓源的制作工藝越來越成熟，因此很多研發(fā)人員在基準電壓源的設計中都采用了帶隙基準電壓源的結構。也正是因為COMS工藝的日漸成熟，學術界及工業(yè)界對帶隙基準電壓源的各項性能指標要求也越來越高，未來帶隙基準電壓源將朝著低工作電壓、低溫度系數(shù)和高電源抑制比的方向迅猛發(fā)展。

[1]馬克·皮爾森，金國峰.電壓基準源的合理選擇[J].電測與儀表，2001，38（424）:52-53.

[2]黃晨，汪貴平.帶隙型集成電壓基準源的原理及應用[J].西安公路學報，1994，14（2）:148-152.

[3]李勇峰，黃娟，王丹，王龍業(yè).一種帶隙基準電壓源的設計和仿真[J].電子科技.2011，（7）：3-5.

[4]畢查德·拉扎維.模擬CMOS集成電路設計[M].陳貴燦譯.西安:西安交通大學出版社，2003：309-327.

[5]夏曉娟，張洪俞.基于LED驅(qū)動芯片的低溫漂CMOS基準電壓源[J].微電子學和計算機，2012，（5）:138-142.

[6]樊艷，王麗俠.一種低溫漂的COMS帶隙基準電壓源的研究[J].電子設計工程，2011，（8）:164-166.

[7]李勇峰，黃娟，王龍業(yè)，王宏.全 CMOS 基準電壓源的分析與仿真[J].電子技術，2011，（7）：30-31.