高偉 葛勝升 陳素芹

（蕪湖職業(yè)技術(shù)學(xué)院電子信息系，安徽 蕪湖 241003）

1 引言

隨著科學(xué)技術(shù)的迅猛發(fā)展，集成電路越來越多地應(yīng)用在方方面面，而集成電路中最重要的組成部分就是基準(zhǔn)電壓源，可以說，高性能的基準(zhǔn)電源直接影響著整個(gè)集成電路的性能和精度，決定整個(gè)電路性能的優(yōu)劣。因此，一個(gè)高性能的基準(zhǔn)電壓源對整個(gè)電路的意義十分重大，所以很多學(xué)者正在研究它。

2 基準(zhǔn)電壓源的分類

從基準(zhǔn)電壓源設(shè)計(jì)的角度來看，設(shè)計(jì)所要解決的最關(guān)鍵的問題是減小溫度系數(shù)[1]。但是因?yàn)闇囟茸兓瘜璋雽?dǎo)體材料影響十分大，所以為了解決溫度漂移上的技術(shù)問題，我們一般會(huì)想辦法去尋找一種與基準(zhǔn)電壓的溫度系數(shù)極性相反但絕對數(shù)值相近的電路，把二者放到一起使用，讓它們彼此之間進(jìn)行溫度補(bǔ)償，從而使整個(gè)電路的溫度系數(shù)趨于零。根據(jù)這個(gè)設(shè)計(jì)思路，基準(zhǔn)電壓源主要有以下4種：隱埋齊納二極管基準(zhǔn)電壓源、帶隙基準(zhǔn)電壓源、XFET基準(zhǔn)電壓源和E/D NMOS基準(zhǔn)電壓源[2]。

2.1 隱埋齊納二極管基準(zhǔn)電壓源

圖1 齊納二極管基準(zhǔn)原理

為了減小溫度漂移或溫度系數(shù)，以前的齊納二極管基準(zhǔn)電壓源，一般將一個(gè)正向二極管串聯(lián)到一個(gè)反向齊納二極管上，如圖1所示。因?yàn)檎蚬瓒O管具有負(fù)溫度系數(shù)(約為-2mV/°C)，而齊納二極管如果工作在在雪崩狀態(tài)時(shí)，它的擊穿電壓通常為7V左右，并且它具有正的溫度系數(shù)(約為＋2mV/°C)，這樣二者的溫度系數(shù)極性相反，互相抵消。但是，由于這兩個(gè)溫度系數(shù)數(shù)值大小并不完全相同，所以我們很難獲得我們想要的零溫度系數(shù)。這種溫度補(bǔ)償二極管和齊納二極管的擊穿主要發(fā)生在硅表層（如圖2(a)所示)，我們將其稱之為表層齊納二極管。但是，因?yàn)楣栊酒韺雍退鼉?nèi)部相比，有比較多的雜質(zhì)和機(jī)械應(yīng)力，因此長期穩(wěn)定性差、噪聲比較大，而且很容易被表面氧化層中的電荷及外部環(huán)境的所影響，這些都是表層齊納二極管的致命缺點(diǎn)，為了解決上面提到的缺點(diǎn)，人們通過提高制造技術(shù)，使用隱埋齊納二極管結(jié)構(gòu)，如圖2（b）所示，這樣可以在表層下面發(fā)生擊穿，使其在各方面的性能得到很大的改善和提高。

圖2 表層和隱埋齊納二極管結(jié)構(gòu)

2.2 帶隙基準(zhǔn)電壓源[3]

隱埋齊納二極管基準(zhǔn)電壓源其工作電壓必須在7V之上，而且它的工作電流比較高，這種基準(zhǔn)電壓源很明顯不能使用于許多低電源電壓工作的場合，而帶隙基準(zhǔn)電壓源所具有的特點(diǎn)是：溫度系數(shù)小且工作電壓低。它的工作原理是利用具有負(fù)溫度系數(shù)的VBE和具有正溫度系數(shù)ΔVBE，我們可以將VBE與ΔVBE進(jìn)行線性疊加，這樣可以得到一個(gè)溫度系數(shù)為零的基準(zhǔn)電壓[4]。如圖3所示，V0的表達(dá)式為：

圖3 帶隙基準(zhǔn)電壓源

其中K為加權(quán)系數(shù)，VBE1、VBE2分別是兩個(gè)模擬基射結(jié)電壓的二極管端電壓。

2.3 XFET基準(zhǔn)電壓源[5]

帶隙基準(zhǔn)電壓源是在雙極型晶體管的帶隙特性的基礎(chǔ)上進(jìn)行設(shè)計(jì)操作的。在工作電流很重要的場合中，能不能在很低的電源電流的條件下提供低噪聲和低溫度系數(shù)的基準(zhǔn)電路，這對帶隙電壓基準(zhǔn)電路的設(shè)計(jì)來說是個(gè)比較麻煩的問題。但是現(xiàn)在可以順利的解決這個(gè)問題了，我們可以利用結(jié)型場效應(yīng)管的夾斷電壓差的特性設(shè)計(jì)出的一種新型基準(zhǔn)電壓源，而它可以完全克服這一難題。

ADI公司利用結(jié)型場效應(yīng)管的夾斷電壓差的特性設(shè)計(jì)出一種新型的基準(zhǔn)電壓源，也就是XFET基準(zhǔn)電壓源，它的核心是利用JFET來設(shè)計(jì)的。從理論上講，JFET的多子是溝道導(dǎo)電載流子，而雙極晶體管的基區(qū)導(dǎo)電載流子卻是少子，這樣很明顯多子碰撞晶格從而產(chǎn)生噪聲的幾率要比少子小，所以XFET電壓基準(zhǔn)源的噪聲很小。又因?yàn)楣ぷ髟陲柡碗娏飨?，JFET正好處于夾斷區(qū)，漏電流一般都比較小，只有μA量級，電壓基準(zhǔn)電路產(chǎn)生一個(gè)溫度系數(shù)為負(fù)的電壓，我們可以用一個(gè)擁有正溫度系數(shù)的電壓對其進(jìn)行補(bǔ)償，從而獲得一個(gè)非常穩(wěn)定的基準(zhǔn)電壓，實(shí)現(xiàn)溫度系數(shù)為零的目標(biāo)。

圖4 XFET基準(zhǔn)電壓源的原理圖

在圖4中，基準(zhǔn)電路的核心就是J1和J2兩個(gè)場效應(yīng)管，它們是靠I1和I2來驅(qū)動(dòng)的，為了產(chǎn)生Jl和J2之間的電壓差，我們在右邊的J1外加了JFET。在電壓與驅(qū)動(dòng)電流完全相等的情況下，使得這兩個(gè)管子的電壓VPl和VP2數(shù)值之間產(chǎn)生一個(gè)差距，在這兩個(gè)柵極之間出現(xiàn)的電壓差大小如下式：

J1和J2的源極電壓在閉環(huán)反饋環(huán)路作用下保持相等。將兩個(gè)源極電壓加到運(yùn)算放大器的輸入端，運(yùn)算放大器的輸出反饋電阻為R1、R2和R3，一旦這個(gè)環(huán)路形成，然后在Rl和R3之間就產(chǎn)生了一個(gè)非常穩(wěn)定的輸出電壓ΔVp，并通過運(yùn)放對該電壓進(jìn)行放大，這樣就可以得到標(biāo)準(zhǔn)電壓V0，V0的表達(dá)式如下式所示：

從式（2-2）可以看出，是由兩部分組成基準(zhǔn)電壓V0的，與溫度成正比的電流源IPTAT溫度系數(shù)為正，而ΔVp溫度系數(shù)為負(fù)，所以IPTAT和ΔVp二者之間通過相互補(bǔ)償?shù)窒?，最后得到的總溫度系?shù)比較小。

2.4 E/D NMOS基準(zhǔn)電壓源[6]

利用耗盡型和增強(qiáng)型MOS管的開啟電壓之差形成溫度系數(shù)較小的基準(zhǔn)電壓源，稱之為E/D NMOS基準(zhǔn)電壓源。其輸出電壓的表達(dá)式：

這種電路輸出電壓的溫度系數(shù)可以達(dá)到20ppm/℃以下。但是它的缺點(diǎn)是制作工藝比較復(fù)雜，而且VTE、VTP的值一般都難很難實(shí)現(xiàn)理想狀態(tài)，所以不適用于大多數(shù)場合。

2.5 種基準(zhǔn)電源的比較

根據(jù)上面的分析，上述4種基準(zhǔn)電壓源的優(yōu)缺點(diǎn)比較如表1所示[7]：

表1 四種基準(zhǔn)電壓源優(yōu)缺點(diǎn)比較

3 結(jié)論

通過上面的分析，我們可以看出，隱埋齊納二極管基準(zhǔn)電壓源需要較大的工作電壓，XFET基準(zhǔn)電壓源需要特殊的工藝，無法用標(biāo)準(zhǔn)的CMOS工藝來實(shí)現(xiàn)，E/D NMOS基準(zhǔn)電壓源制作工藝復(fù)雜，只有帶隙基準(zhǔn)電壓源工作所需要的電源電壓較低，并且可以用標(biāo)準(zhǔn)的CMOS工藝實(shí)現(xiàn),并且最近幾年來，隨著CMOS工藝技術(shù)飛快的發(fā)展，帶隙基準(zhǔn)電壓源的制作工藝越來越成熟，因此很多研發(fā)人員在基準(zhǔn)電壓源的設(shè)計(jì)中都采用了帶隙基準(zhǔn)電壓源的結(jié)構(gòu)。也正是因?yàn)镃OMS工藝的日漸成熟，學(xué)術(shù)界及工業(yè)界對帶隙基準(zhǔn)電壓源的各項(xiàng)性能指標(biāo)要求也越來越高，未來帶隙基準(zhǔn)電壓源將朝著低工作電壓、低溫度系數(shù)和高電源抑制比的方向迅猛發(fā)展。

[1]馬克·皮爾森，金國峰.電壓基準(zhǔn)源的合理選擇[J].電測與儀表，2001，38（424）:52-53.

[2]黃晨，汪貴平.帶隙型集成電壓基準(zhǔn)源的原理及應(yīng)用[J].西安公路學(xué)報(bào)，1994，14（2）:148-152.

[3]李勇峰，黃娟，王丹，王龍業(yè).一種帶隙基準(zhǔn)電壓源的設(shè)計(jì)和仿真[J].電子科技.2011，（7）：3-5.

[4]畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦譯.西安:西安交通大學(xué)出版社，2003：309-327.

[5]夏曉娟，張洪俞.基于LED驅(qū)動(dòng)芯片的低溫漂CMOS基準(zhǔn)電壓源[J].微電子學(xué)和計(jì)算機(jī)，2012，（5）:138-142.

[6]樊艷，王麗俠.一種低溫漂的COMS帶隙基準(zhǔn)電壓源的研究[J].電子設(shè)計(jì)工程，2011，（8）:164-166.

[7]李勇峰，黃娟，王龍業(yè)，王宏.全 CMOS 基準(zhǔn)電壓源的分析與仿真[J].電子技術(shù)，2011，（7）：30-31.