程知群，周蘇萍，林隆乾，馮玉潔，張鋁坡

(杭州電子科技大學(xué)射頻電路與系統(tǒng)教育部重點(diǎn)實(shí)驗(yàn)室，浙江杭州310018)

0 引言

衛(wèi)星導(dǎo)航系統(tǒng)已經(jīng)在全球得到廣泛的應(yīng)用，也正發(fā)揮著越來(lái)越多的作用。目前全世界已經(jīng)有4個(gè)衛(wèi)星導(dǎo)航定位系統(tǒng)(GPS、GLONASS、“北斗”和Galileo)。在我國(guó)已經(jīng)自主開發(fā)的第一套系統(tǒng)“北斗一號(hào)”系統(tǒng)存在著明顯的不足之處:一是終端的體積和功耗都較大，定位的時(shí)間也較長(zhǎng);二是它的定位的精度比較差。為了彌補(bǔ)上述不足，開展了“北斗二號(hào)”系統(tǒng)的開發(fā)。低噪聲放大器是接收機(jī)中的關(guān)鍵電路，其性能直接影響到接收機(jī)的性能。對(duì)于窄帶應(yīng)用，源簡(jiǎn)并電感共源共柵結(jié)構(gòu)因?yàn)槠錁O好的噪聲系數(shù)和增益而得到廣泛應(yīng)用［1］。報(bào)導(dǎo)了很多的改進(jìn)結(jié)構(gòu)，用電流鏡結(jié)構(gòu)代替共柵管來(lái)進(jìn)行電流放大［2］、把大電感Lg用LC并聯(lián)匹配網(wǎng)絡(luò)代替，節(jié)省了芯片面積［3］、差分共源管漏極之間引入電感，以減少寄生電容的影響［4］。本文針對(duì)“北斗二號(hào)”的應(yīng)用，設(shè)計(jì)了一種B1頻段的低噪聲放大器，其工作中心頻率為1 561.098MHz?；赟MIC0.18μm CMOS工藝，采用交叉耦合電容全差分共源共柵的電路結(jié)構(gòu)，在噪聲系數(shù)、功耗、輸入輸出匹配、線性度等多個(gè)指標(biāo)進(jìn)行折中優(yōu)化，仿真結(jié)果表明，設(shè)計(jì)的低噪聲放大器性能良好。

1 電路結(jié)構(gòu)分析

低噪聲放大器的電路結(jié)構(gòu)是基于cascode結(jié)構(gòu)改進(jìn)型設(shè)計(jì)，如圖1所示。M1、M2為源極放大得到較優(yōu)的噪聲系數(shù)。輸入匹配網(wǎng)絡(luò)中的Lg1、Lg2、C1、C2、Cb1、Cb2與源極放大器的寄生電容Cgs使得輸入阻抗的虛部為零。差分共源放大器的輸出信號(hào)由Cc1和Cc2交流耦合M3和M4。負(fù)載電感Ld1和Ld2在工作頻率與電容C3、C5和C4、C6諧振，形成輸出匹配網(wǎng)絡(luò)。晶體管M5與 Rbias和Rref組成偏置電路為M1管和M2管提供偏置電壓。

圖1 LNA拓?fù)浣Y(jié)構(gòu)

2 電路設(shè)計(jì)

2.1 晶體管優(yōu)化設(shè)計(jì)

在未給定功耗約束的條件下，設(shè)定Is=7mA進(jìn)行設(shè)計(jì)。由于共源共柵電路中噪聲主要由M1、M2決定，所以重點(diǎn)是在功率消耗限定的情況下，求出M1、M2的尺寸。根據(jù)在功耗限定的條件下獲得最優(yōu)噪聲，晶體管的優(yōu)化柵寬為［1］:

式中，ω =9.8rad/s，柵長(zhǎng)L=0.18μm，柵氧化層電容 Cox=8.92 ×10－3F/m2，Rs=50Ω，Qsp為噪聲最優(yōu)匹配時(shí)輸入端的品質(zhì)因數(shù)，取值范圍為3.5－5.5［6］，本文取值為4.5。經(jīng)計(jì)算可得 Wopt約為423μm。由于電路存在寄生參數(shù)的影響，電路最終優(yōu)化出來(lái)的M1與M2的寬度為500μm。

2.2 輸入匹配電路設(shè)計(jì)

傳統(tǒng)的輸入匹配網(wǎng)絡(luò)小信號(hào)等效電路如圖2所示。由該小信號(hào)等效電路可以看出，輸入阻抗表達(dá)式為:

若用此輸入匹配網(wǎng)絡(luò)，在滿足匹配條件下，即使輸入阻抗的實(shí)部為50O，虛部為零。此時(shí)Ls=顯然，柵極電感 Lg的值較大會(huì)帶來(lái)集成實(shí)現(xiàn)不便和附加噪聲較大的問(wèn)題［7］，因此引入電容C1(C2)，輸入端小信號(hào)模型如圖3所示。這樣輸入阻抗的表達(dá)為:

式中，C1(C2)的引入增加了輸入匹配的調(diào)諧裕度，使得Ls的值下降，更有利于工藝的集成。經(jīng)過(guò)電路最后的調(diào)諧和優(yōu)化，各元件的取值為L(zhǎng)g=8.0nH，C1=0.625pF，Ls=0.64nH。

圖2 改進(jìn)前小信號(hào)等效電路

圖3 改進(jìn)后小信號(hào)等效電路

2.3 交叉耦合電路設(shè)計(jì)

設(shè)計(jì)中采用了交叉耦合電容以提高共柵管的跨導(dǎo)。共柵管是用來(lái)減小第一級(jí)共源管的Cgd引起的Miller效應(yīng)以及增強(qiáng)整個(gè)電路的反向隔離性能。在沒(méi)有考慮柵漏電容、晶體管的Miller效應(yīng)的情況下，共柵極的跨導(dǎo)可以表示如下［7］:

所以當(dāng)Cc?Cgs時(shí)，有效跨導(dǎo)為晶體管gm的兩倍，因此提高了整個(gè)電路的增益。

3 仿真結(jié)果

電路設(shè)計(jì)采用了SMIC0.18μm CMOS工藝庫(kù)，使用ADS軟件進(jìn)行電路的仿真和優(yōu)化。小信號(hào)S參數(shù)如圖4所示。從圖4中可以看出，在工作的中心頻率1.561GHz，S21為19.684dB，表現(xiàn)出較高的增益;S11和數(shù)S22分別小于－13dB和－40dB，表明端口反射較小;S12小于－40dB，表明反向隔離度較高。LNA的噪聲系數(shù)隨頻率的變化曲線如圖5所示，在中心頻率點(diǎn)1.561GHz的噪聲系數(shù)為2.045dB。三階交調(diào)測(cè)試曲線如圖6所示，圖6中顯示在中心頻率處的IIP3為－5.5dBm，表現(xiàn)出電路良好的線性度。

圖4 S參數(shù)

圖5 噪聲系數(shù)NF

圖6 IIP3仿真結(jié)果

4 結(jié)束語(yǔ)

本文采用SMIC0.18μm CMOS工藝，設(shè)計(jì)了應(yīng)用于北斗二號(hào)B1頻段的低噪聲放大器。仿真結(jié)果表明，在功耗限制的情況下，放大器有較低的噪聲，有較好的增益和線性度，因此，滿足了預(yù)期的設(shè)計(jì)要求。

［1］池保勇，余志平，石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)［M］.北京:清華大學(xué)出版社，2006:197－199，226－228.

［2］彭鳳雄，陳迪平，曾健平，等.一種新型GPS前端CMOS低噪聲放大器的設(shè)計(jì)［J］.電子器件，2008，31(4):1 177－1 179.

［3］Chen Xuan，F(xiàn)eng Quanyuan.A New Configuration of Differential CMOS LNA［C］.Korea:The IEEE international Conference on industrial informatics，2008:635 －638.

［4］王良坤，馬成炎，葉甜春.2.4 GHz CMOS低噪聲放大器設(shè)計(jì)［J］.微電子學(xué)，2008，38(2):262－266.

［5］Lee T H.The Design of CMOS Radio-Frequency Intergrated Circuits［M］.Cambridge:Cambridge university Press，1998:287.

［6］Zhuo W，Li X，Shekhar S，etal.A Capacitor Cross-Coupled Common-Gate Low-Noise Amplifier［J］.IEEE Transactions on circuits and systems-Ⅱ:Express Briefs，2005，52(12):875 －879.

［7］Xiaohua Fan，Heng Zhang，Edgar Sánchez-Sinencio.A Noise Reduction and Linearity Improvement Technique for a Differential Cascode LNA［J］.IEEE Journal of solid-state circuits，2008，43(3):588 －599.

［8］齊凱，蔡理.2.45GHz0.18μm 全差分 CMOS低噪聲放大器設(shè)計(jì)［J］.微電子學(xué)，2009，39(6):773－777.

［9］程知群，徐勝軍.改進(jìn)型雙頻段低噪聲放大器設(shè)計(jì)［J］.電子器件，2010，33(2):174－177.