唐升，劉婭，李孝輝

?

基于DSP的小型化高精度頻標(biāo)比對(duì)系統(tǒng)研制

唐升1,2,3,4，劉婭1,2，李孝輝1,2

（1. 中國(guó)科學(xué)院國(guó)家授時(shí)中心，西安 710600；2. 中國(guó)科學(xué)院時(shí)間頻率基準(zhǔn)重點(diǎn)實(shí)驗(yàn)室，西安 710600；3. 西北大學(xué) 信息科學(xué)與技術(shù)學(xué)院，西安 710127；4. 中國(guó)科學(xué)院研究生院，北京 100039）

針對(duì)傳統(tǒng)雙混頻時(shí)差法測(cè)頻的局限性，提出了一種差拍數(shù)字化精密頻率測(cè)量方法，基于正弦差拍技術(shù)、同步采樣技術(shù)和數(shù)字信號(hào)處理技術(shù)設(shè)計(jì)實(shí)現(xiàn)了一種新型頻標(biāo)比對(duì)系統(tǒng)，可實(shí)現(xiàn)對(duì)5 MHz、10 MHz等頻標(biāo)信號(hào)的比對(duì)測(cè)量。實(shí)驗(yàn)結(jié)果證明，測(cè)量10 MHz頻標(biāo)信號(hào)時(shí)系統(tǒng)本底噪聲約為1×10-12/s。系統(tǒng)擁有測(cè)量精度高，體積小以及成本低的特點(diǎn)，在時(shí)頻測(cè)量領(lǐng)域具有良好的推廣和應(yīng)用價(jià)值。

頻標(biāo)比對(duì)；正弦差拍；數(shù)字精密測(cè)頻；本底噪聲；數(shù)字信號(hào)處理

0 引言

頻標(biāo)比對(duì)是指測(cè)量?jī)蓚€(gè)頻率標(biāo)準(zhǔn)的相對(duì)頻率偏差或相位偏差，然后對(duì)測(cè)量數(shù)據(jù)進(jìn)行處理分析，進(jìn)而獲得頻率標(biāo)準(zhǔn)的準(zhǔn)確度、穩(wěn)定度等計(jì)量指標(biāo)。頻率標(biāo)準(zhǔn)一般是具有特定頻率標(biāo)稱值的標(biāo)準(zhǔn)頻率源，常用的頻率標(biāo)準(zhǔn)的標(biāo)稱值一般有5 MHz、10 MHz等。為滿足航空航天、衛(wèi)星導(dǎo)航、通信、電力等高科技領(lǐng)域的技術(shù)需求，目前原子頻標(biāo)、高穩(wěn)晶振、頻率合成器等頻率標(biāo)準(zhǔn)的準(zhǔn)確度、穩(wěn)定度等性能指標(biāo)都有了很大提高，因此針對(duì)頻標(biāo)比對(duì)測(cè)量方法的研究及設(shè)備研制也愈顯重要。

現(xiàn)有商品化頻標(biāo)比對(duì)儀器常采用的測(cè)量方法有頻差倍增法、差拍法和雙混頻時(shí)差法等，特別是雙混頻時(shí)差法，具有方法簡(jiǎn)單、測(cè)量分辨率高等諸多優(yōu)點(diǎn)，故應(yīng)用最為廣泛[1-3]。目前美國(guó)噴氣推進(jìn)實(shí)驗(yàn)室（JPL）的多通道頻標(biāo)穩(wěn)定度分析儀（FSSA）、德國(guó)TimeTech 公司的比相儀（PCO）等高精度的頻標(biāo)測(cè)量設(shè)備都采用了該測(cè)量方法。此類儀器具有良好的測(cè)量性能，但是大多體積龐大，設(shè)計(jì)復(fù)雜，而且價(jià)格昂貴。

本文提出了一種基于DSP（digital signal processor）的小型化頻標(biāo)比對(duì)系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)延用了經(jīng)典的雙混頻時(shí)差測(cè)量技術(shù)，但對(duì)兩個(gè)差拍信號(hào)測(cè)量時(shí)舍棄了傳統(tǒng)的計(jì)數(shù)器計(jì)數(shù)測(cè)量方式，引入雙通道數(shù)據(jù)同步采樣技術(shù)和數(shù)字化測(cè)頻方法，有效克服了傳統(tǒng)頻標(biāo)比對(duì)儀器所廣泛存在的計(jì)數(shù)器誤差，實(shí)現(xiàn)對(duì)頻標(biāo)信號(hào)的高精度測(cè)量。

1 系統(tǒng)工作原理

圖1 傳統(tǒng)的雙混頻頻標(biāo)比對(duì)方法

傳統(tǒng)的雙混頻時(shí)差法頻標(biāo)比對(duì)通常將混頻后的差拍信號(hào)放大整形成方波信號(hào)，并以此作為計(jì)數(shù)器的開(kāi)、關(guān)門控制信號(hào)，通過(guò)計(jì)數(shù)器計(jì)數(shù)的方式實(shí)現(xiàn)兩信號(hào)的時(shí)差或頻率測(cè)量。通過(guò)計(jì)數(shù)器進(jìn)行時(shí)差測(cè)量時(shí)不可避免地存在著±1個(gè)字的計(jì)數(shù)誤差、觸發(fā)誤差等計(jì)數(shù)器誤差。

本文提出差拍數(shù)字化精密測(cè)頻方法，使用正弦差拍器差拍出正弦波信號(hào)，用同步采樣技術(shù)和數(shù)字化測(cè)頻方法來(lái)替換傳統(tǒng)的計(jì)數(shù)器計(jì)數(shù)測(cè)量模式，克服了計(jì)數(shù)器誤差。系統(tǒng)組成結(jié)構(gòu)如圖2所示，主要包括正弦差拍模塊、數(shù)據(jù)同步采集模塊和數(shù)字信號(hào)處理模塊3部分。

圖2 小型化頻標(biāo)比對(duì)系統(tǒng)結(jié)構(gòu)

2 關(guān)鍵技術(shù)

2.1 正弦差拍技術(shù)

2.2 雙通道數(shù)據(jù)同步采樣技術(shù)

當(dāng)對(duì)應(yīng)兩個(gè)差拍通道的兩個(gè)A/D轉(zhuǎn)換器的采樣時(shí)序得到嚴(yán)格的同步控制，上述誤差即可避免，并且公共振蕩器相位噪聲對(duì)測(cè)量過(guò)程產(chǎn)生的影響也會(huì)因?yàn)閲?yán)格的同步數(shù)據(jù)采集而在后續(xù)的數(shù)字化測(cè)頻中被抵消，提高了測(cè)量精度。此外，在同步采樣的前提下系統(tǒng)固有通道時(shí)延可以在后續(xù)數(shù)字信號(hào)處理過(guò)程中扣除，便于調(diào)整系統(tǒng)通道的對(duì)稱性。

為滿足對(duì)雙路正弦差拍信號(hào)采集的同步性要求，系統(tǒng)中選用的AD芯片是TI公司的ADS8364。ADS8364是高速、低功耗、六通道同步采樣16位模數(shù)轉(zhuǎn)換器，采用+5 V工作電壓，擁有6個(gè)80 dB 共模抑制的全差分輸入通道，共分為3組（A，B和C） ，每個(gè)輸入端都有一個(gè)ADCs保持信號(hào)用以保證幾個(gè)通道同時(shí)進(jìn)行采樣和轉(zhuǎn)換，其取樣保持模塊最大吞吐率為250kHz[4]。為滿足ADS8364的全差分輸入要求，數(shù)據(jù)同步采集模塊的前端設(shè)計(jì)相應(yīng)的信號(hào)調(diào)理電路。同時(shí)，選用TI公司的MSP430F149處理器來(lái)完成ADS8364的采樣控制信號(hào)產(chǎn)生以及采樣數(shù)據(jù)的緩存。

圖3 差拍信號(hào)的同步采樣與非同步采樣

2.3 數(shù)字化測(cè)頻技術(shù)

2.3.1 相位差測(cè)量

數(shù)字相位差測(cè)量是將混頻后的雙路正弦差拍信號(hào)經(jīng)同步采樣后送入數(shù)字信號(hào)處理器進(jìn)行運(yùn)算處理，區(qū)別于傳統(tǒng)的計(jì)數(shù)器方式測(cè)量，是一種以數(shù)字信號(hào)處理為核心的軟件法測(cè)量技術(shù)。相關(guān)法測(cè)量相位差具體通過(guò)求得兩信號(hào)的互相關(guān)函數(shù)值以及兩信號(hào)的幅度值來(lái)完成。

假設(shè)混頻器輸出的兩個(gè)差拍信號(hào)分別為：

2.3.2 頻率差測(cè)量

3 系統(tǒng)軟硬件設(shè)計(jì)

3.1 系統(tǒng)硬件

系統(tǒng)硬件結(jié)構(gòu)如圖4所示。系統(tǒng)硬件設(shè)計(jì)綜合考慮性能、體積以及成本，采用德州儀器公司的DSP芯片TMS320C6713B作為核心處理器對(duì)采樣數(shù)據(jù)進(jìn)行分析和處理，完成相位差、頻率差的計(jì)算及串口輸出[5]。TMS320C6713B外擴(kuò)閃存（FLASH）作為其程序存儲(chǔ)器，外擴(kuò)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（SDRAM）作為其數(shù)據(jù)內(nèi)存。為了協(xié)調(diào)系統(tǒng)數(shù)據(jù)采集、傳輸、處理以及輸出多任務(wù)同時(shí)進(jìn)行，采用一片微控制器（MSP430F149）作為協(xié)處理器來(lái)完成對(duì)ADS8364的采樣控制、采樣數(shù)據(jù)緩存、按鍵管理等控制任務(wù)[6]，而DSP專心于完成運(yùn)算量比較大的相位差、頻率差求解算法。

圖4 系統(tǒng)硬件結(jié)構(gòu)

TMS320C6713B與MSP430F149數(shù)據(jù)通信實(shí)現(xiàn)方案有多種，如串行通訊方式、USB通信方式、用芯片實(shí)現(xiàn)的并行通信方式、雙口隨機(jī)存儲(chǔ)器方式等。但是這幾種數(shù)據(jù)交換方式，通常都要占用DSP硬件資源，同時(shí)軟件開(kāi)銷也非常大。本系統(tǒng)中TMS320C6713B與MSP430F149之間的數(shù)據(jù)通道采用主機(jī)接口（HPI）實(shí)現(xiàn)[7]。主機(jī)口HPI是一個(gè)16 bit寬度的并行端口，系統(tǒng)設(shè)計(jì)中MSP430F149掌管該接口的主控權(quán)。HPI接口方式用于TMS320C6713B與MSP430F149之間的通信，基本屬于內(nèi)總線數(shù)據(jù)交換方式，完全沒(méi)有硬件和軟件開(kāi)銷，由DSP硬件協(xié)調(diào)沖突，從而不會(huì)打斷DSP正常程序的運(yùn)行。在HPI通信方式下，DSP片內(nèi)存儲(chǔ)器和存儲(chǔ)器映射的外圍設(shè)備對(duì)外界完全透明，MSP430149把采集到的數(shù)據(jù)通過(guò)HPI直接存入DSP的外擴(kuò)SDRAM中，以便DSP對(duì)數(shù)據(jù)進(jìn)行運(yùn)算處理，并且在數(shù)據(jù)傳遞時(shí)不影響DSP的其他工作任務(wù)，這是滿足系統(tǒng)實(shí)時(shí)性的重要保證。系統(tǒng)每秒輸出一次測(cè)量結(jié)果，其數(shù)據(jù)輸出接口為RS232標(biāo)準(zhǔn)串口，故系統(tǒng)采用一片電平轉(zhuǎn)換芯片（MAX232ESE）實(shí)現(xiàn)DSP輸出到標(biāo)準(zhǔn)串口的邏輯電平轉(zhuǎn)換。

3.2 系統(tǒng)軟件

MSP430F149控制ADS8364以特定的采樣率（如10 kHz）對(duì)雙路正弦差拍信號(hào)采樣，并通過(guò)HPI接口實(shí)時(shí)地把數(shù)據(jù)存儲(chǔ)到TMS320C6713B的外擴(kuò)SDRAM中，每隔一段時(shí)間（如1 s）會(huì)觸發(fā)DSP的“DSPINT”中斷，DSP隨機(jī)進(jìn)入中斷服務(wù)子程序完成取數(shù)、運(yùn)算、輸出等相關(guān)工作任務(wù)，其程序流程如圖5所示。

圖5 DSP程序流程圖

4 系統(tǒng)測(cè)試

為測(cè)量系統(tǒng)的通道時(shí)延以及本底噪聲，搭建系統(tǒng)測(cè)試平臺(tái)如圖6所示。中國(guó)科學(xué)院國(guó)家授時(shí)中心鐘房輸出的10 MHz信號(hào)經(jīng)頻率分配放大器HPDA-15RM-B分成兩路分別輸入到頻標(biāo)比對(duì)系統(tǒng)的通道1和通道2。

圖6 系統(tǒng)測(cè)試平臺(tái)

4.1 系統(tǒng)時(shí)延標(biāo)定

第1次測(cè)量：信號(hào)連接方式如圖6所示，此時(shí)信號(hào)通道間的相對(duì)時(shí)延可表示為

第2次測(cè)量：交換頻標(biāo)比對(duì)系統(tǒng)的兩路輸入，即原來(lái)連接通道1的HPDA-15RM-B輸出連接至通道2，連接通道2的HPDA-15RM-B輸出連接至通道1，此時(shí)信號(hào)通道間的相對(duì)時(shí)延可表示為

由式（11）和（12）可得頻標(biāo)比對(duì)系統(tǒng)通道時(shí)延，即

根據(jù)上述方法測(cè)得本文設(shè)計(jì)的頻標(biāo)比對(duì)系統(tǒng)通道時(shí)延為412.2353 ps。為使系統(tǒng)輸出真實(shí)反映被測(cè)對(duì)象，此時(shí)延在DSP解算相位差時(shí)已被扣除。

4.2 本底噪聲測(cè)量

經(jīng)測(cè)量驗(yàn)證，本文設(shè)計(jì)的頻標(biāo)比對(duì)系統(tǒng)本底噪聲接近1×10-12/s，如圖7所示。此測(cè)試結(jié)果受限于頻率源的穩(wěn)定性、頻率分配放大器的穩(wěn)定性、電源穩(wěn)定性、線纜接插件的質(zhì)量以及實(shí)驗(yàn)室各種電磁干擾，改善上述測(cè)量條件時(shí)測(cè)量結(jié)果將進(jìn)一步提高。

圖7 系統(tǒng)本底噪聲性能

5 結(jié)論

本文采用正弦差拍技術(shù)、同步采樣技術(shù)和數(shù)字信號(hào)處理技術(shù)研制的頻標(biāo)比對(duì)系統(tǒng)能夠自動(dòng)實(shí)時(shí)測(cè)量頻標(biāo)信號(hào)的相位差和頻率差，可以應(yīng)用于對(duì)各種原子頻標(biāo)及石英晶體頻標(biāo)的長(zhǎng)、短期頻率特性指標(biāo)的測(cè)量和檢定。系統(tǒng)具有測(cè)量精度高、體積小以及成本低的優(yōu)點(diǎn)，在時(shí)頻測(cè)量領(lǐng)域具有一定的應(yīng)用和推廣價(jià)值。

[1] 張愛(ài)敏, 高小珣, 寧大愚, 等. 多通道雙混頻時(shí)差測(cè)量系統(tǒng)的實(shí)現(xiàn)[J]. 計(jì)量學(xué)報(bào), 2009, 30(6): 563-566.

[2] 劉婭, 李孝輝, 王玉蘭. 一種基于數(shù)字技術(shù)的多通道頻率測(cè)量系統(tǒng)[J]. 儀器儀表學(xué)報(bào), 2009, 30(9): 1964-1968.

[3] WEISS M, SHOME P, BEARD R. On-board GPS clock monitoring for signal integrity [C]// 42nd Annual Precise Time and Time Interval(PTTI) Meeting, 2010: 465-479.

[4] Texas Instruments. Analog-to-Digital Converters ADS8364(Literature Number: SBAS219C) [Z]. USA: Texas Instruments, 2006.

[5] Texas Instruments. TMS320C6713B Floating-piont Digital Signal Processor(Literature Number: SPRS294B)[Z]. USA: Texas Instruments, 2006.

[6] Texas Instruments. MSP430x14x Mixed Signal Microcontroller(Literature Number: SLAS272F) [Z]. USA: Texas Instruments, 2004.

[7] Texas Instruments. TMS320C6000 DSP Host Port Interface Reference Guide(Literature Number: SPRU578C)[Z]. USA: Texas Instruments, 2006.

Development of small-sized high-precision frequency standard comparison system based on DSP

TANG Sheng1,2,3,4, LIU Ya1,2, LI Xiao-hui1,2

(1.National Time Service Center, Chinese Academy of Sciences, Xi′an 710600, China;2. Key Laboratory of Time and Frequency Primary Standard, National Time Service Center,Chinese A cademy of Sciences, Xi′an 710600, China;3. School of Information and Technology, Northwest University, Xi′an 710127, China;4. Graduate University of Chinese Academy of Sciences, Beijing 100039, China)

On the basis of analysis of the limitation of the traditional dual mixer time difference method, a digital method to achieve high precision of frequency standards measurement is proposed, and a new frequency standards comparison system towards such frequency standards as 5MHz and 10MHz is presented in this paper. The system is designed by adopting some new and original technologies, such as sinusoidal beat technology, synchronous sampling technology and digital signal processing technology. The experiment results verify that the noise floor of the system is about 1×10-12/s for 10 MHz frequency standard. Since the system has the characters of high precision, small volume and low cost, it is of great value of application and dissemination in the field of time/frequency measurement.

frequency standard comparison; sinusoidal beat; digital frequency measurement; noise floor; digital signal processing

TM935.1

A

1674-0637(2012)04-0205-07

2012-02-02

國(guó)家自然科學(xué)基金重點(diǎn)資助項(xiàng)目（11033004）；國(guó)家自然科學(xué)基金資助項(xiàng)目（61001076）

唐升，男，博士研究生，主要從事時(shí)間頻率測(cè)量與控制方法研究。