白長河，劉大成

（92785部隊(duì)河北秦皇島066200）

時(shí)鐘信號(hào)是任何數(shù)字電路設(shè)計(jì)的基礎(chǔ)，而時(shí)鐘源是雷達(dá)、通信、測試儀器等電子系統(tǒng)實(shí)現(xiàn)高性能指標(biāo)的關(guān)鍵，很多電子設(shè)備和系統(tǒng)功能的實(shí)現(xiàn)都直接依賴于高性能的時(shí)鐘源。文中選擇時(shí)鐘合成器MPC92433+FPGA的方式設(shè)計(jì)高頻時(shí)鐘源，實(shí)現(xiàn)了4路LVDS（Low Voltage Differential Signals）電平信號(hào)輸出。

MPC92433是一款高性能時(shí)鐘合成源，它是3.3 V兼容、PLL針對(duì)性的時(shí)鐘合成器，輸出LVPECL電平標(biāo)準(zhǔn)差分信號(hào)的頻率范圍為42.50～1 468 MHz，最大時(shí)鐘抖動(dòng)為10 ps/1 GHz，同時(shí)具有芯片體積小、功耗低等優(yōu)點(diǎn)，因此可以很容易地實(shí)現(xiàn)高頻時(shí)鐘信號(hào)的合成。

FPGA選擇Xilinx公司的Spartan系列中的XC2S200E芯片，它可以提供最多15 552個(gè)邏輯單元，最多達(dá)到600 000個(gè)系列邏輯門，具有分布式的RAM和BLOCKRAM，最多可達(dá)514個(gè)I/O，支持19種標(biāo)準(zhǔn)，其中還包括LVDS、HSTL、PCI等功能，系統(tǒng)時(shí)鐘頻率達(dá)200 MHz，可以極大地滿足設(shè)計(jì)的要求。部晶振的頻率基準(zhǔn)，一個(gè)LMCOMS兼容的時(shí)鐘信號(hào)用來作為PLL參考信號(hào)。內(nèi)部晶體振蕩器被分頻后與PLL相乘，VCO（航向控制振蕩器）內(nèi)部PLL動(dòng)態(tài)范圍為1 360～2 850 MHz，其輸出通過I2C（Inter Integrated Circuit）或并口配置。晶體振蕩器頻率fXTAL、PLL預(yù)分頻器P、反饋分頻器M和PLL后分頻器N共同決定輸出頻率。PLL反饋通道是內(nèi)部的，分頻器N通過I2C或并口配置可提供7種比例配置（2，4，6，8，12，16，32），同時(shí)它具有擴(kuò)展性，可提供50 Ω占空比。高頻輸出端QA和QB輸出差分信號(hào)，并且QB可以配置為運(yùn)行在任何1x或1/2x的時(shí)鐘頻率或QA輸出。

1 MPC92433介紹

1.1 主要性能特點(diǎn)

兩路差分LVPECL兼容的高頻率輸出；輸出頻率通過2-wireI2C總線或并行接口編程；LVCMOS兼容的參考時(shí)鐘輸入；兩路LVCMOS兼容控制輸入；兩路輸出同步時(shí)鐘停止功能；完全集成PLL。

1.2 結(jié)構(gòu)說明

圖1 MPC92433邏輯單元框圖Fig.1 MPC92433 generic logic diagram

MPC92433邏輯結(jié)構(gòu)如圖1所示。外部晶體作為芯片內(nèi)

芯片有串行和并行兩種配置接口。并行接口的目的是直接通過硬件配置PLL沒有分隔的引腳，但是它不支持對(duì)PLL的讀操作，而串行接口是一個(gè)I2C模式接口，允許進(jìn)行讀/寫操作。在本設(shè)計(jì)中，采用串行接口模式，寄存器讀/寫操作通過芯片的數(shù)據(jù)配置接口SDA和時(shí)鐘配置接口SCL實(shí)現(xiàn)，芯片工作在主從模式下。

2 串行IC接口模式

MPC92433的時(shí)序邏輯如圖2所示。

圖2 MPC92433時(shí)序邏輯圖Fig.2 MPC92433 start-up using interface

當(dāng)對(duì)MPC92433加電后，令PLOAD=1，CLK_STOPx=L，其他并行接口管腳M[9：0]、NA[2：0]和P都是開路狀態(tài)。當(dāng)MR處于上升沿時(shí)，PLL開始默認(rèn)的配置，這種初始配置可以在任何時(shí)候通過串行接口被重新編程控制。

3 硬件電路設(shè)計(jì)

3.1 設(shè)計(jì)原理

FPGA通過E2PROM加載控制程序后，MPC92433根據(jù)寫入的程序?qū)ο鄳?yīng)管腳進(jìn)行邏輯配置，輸出所需要的時(shí)鐘信號(hào)。因?yàn)镸PC92433輸出的是兩路差分LVPECL電平信號(hào)，通過扇出模塊差分出4對(duì)LVDS（Low Voltage Differential Signals）電平信號(hào)。電路原理[4-5]框圖如圖3所示。

圖3 高頻時(shí)鐘產(chǎn)生電路原理圖Fig.3 High frequency clock circuit principle

電路主要包括4部分：FPGA模塊、時(shí)鐘模塊、扇出模塊和總線模塊。FPGA模塊主要實(shí)現(xiàn)程序及相關(guān)參數(shù)加載功能；時(shí)鐘模塊通過對(duì)時(shí)鐘芯片的配置實(shí)現(xiàn)高頻時(shí)鐘的生成；扇出模塊實(shí)現(xiàn)差分信號(hào)由1路LVPECL電平信號(hào)扇出4路LVDS信號(hào)的功能；總線模塊實(shí)現(xiàn)對(duì)電路的讀寫功能。

3.2 電路設(shè)計(jì)

要得到高頻時(shí)鐘信號(hào)，主要是實(shí)現(xiàn)FPGA對(duì)時(shí)鐘芯片的控制，即通過FPGA的I/O接口實(shí)現(xiàn)對(duì)MPC92433芯片的管腳邏輯定義。MPC92433芯片主要功能引腳等分別與FPGA連接，接口模式為模式。

FPGA加載成功后，控制MPC92433芯片輸出高頻時(shí)鐘信號(hào)，差分信號(hào)通過雙芯LEMO傳輸?shù)缴瘸鲭娐沸纬?：4的LVDS信號(hào)。輸出的LVDS信號(hào)到達(dá)接收端時(shí)，通常要求接收端具有很高的阻抗。在終端匹配大電阻可以使電流大部分流過電阻，當(dāng)輸入信號(hào)翻轉(zhuǎn)時(shí)，改變經(jīng)過電阻的電流方向，可以實(shí)現(xiàn)邏輯“0”和“1”的狀態(tài)互換。為了提高抗噪聲效果，差分信號(hào)之間用75 Ω電阻串聯(lián)。

4 結(jié)束語

系統(tǒng)經(jīng)過測試，可以滿足輸出1 GHz的高頻時(shí)鐘信號(hào)，同時(shí)由于MPC92433是可程控的，因此可以在原有電路上進(jìn)行改進(jìn)，使得電路輸出更高頻率的時(shí)鐘信號(hào)。

電路中差分的電平信號(hào)是LVDS和LVPEL兩種，要滿足信號(hào)完整性和較強(qiáng)的抗干擾能力，除了要使負(fù)載和信號(hào)線的阻抗相匹配之外，在設(shè)計(jì)中還要盡量避免阻抗不匹配的環(huán)節(jié)出現(xiàn)，對(duì)于差分信號(hào)線還應(yīng)該注意以下幾點(diǎn)：1）差分線離開器件引腳后，要盡量相互靠近，以確保耦合到信號(hào)線的噪聲為共模噪聲；2）信號(hào)線的長度應(yīng)該匹配，不然會(huì)引起信號(hào)扭曲和電磁干擾；3）不可以僅僅依靠軟件的自動(dòng)布線功能，要根據(jù)實(shí)際情況仔細(xì)修改差分線的阻抗匹配和隔離；4）盡量減少過孔的使用，避免其他一些引起阻抗不連續(xù)的因素；5）信號(hào)線在不同的信號(hào)層時(shí)，要注意調(diào)整差分線的寬度和間距，避免因介質(zhì)改變引起的阻抗不連續(xù)。

[1] Freescale Semiconductor Inc.MPC92433 Data Sheet[EB/OL].http://www.soiseek.cn/FREESCALE/MPC92433.pdf

[2] Xilinx Inc.XC2S200E Data Sheet[EB/OL].http://www.alldatasheet.com/XC2S200E.pdf

[3] 孫蕓華，顏永紅.基于FPGA的高頻時(shí)鐘電路設(shè)計(jì)[J].核電子學(xué)與探測技術(shù)，2008（7）:809-812.SUN Yun-hua，YAN Yong-hong.Designed high frequency clock circuit based on FPGA[J].Nuclear Electronics Detection Technology，2008（7）:809-812.

[4] 薛曉軍，許江淳.基于FPGA的數(shù)字時(shí)鐘的設(shè)計(jì)[J].云南大學(xué)學(xué)報(bào)，2009，31（S2）:43-45.XUE Xiao-jun，XU Jiang-chun.Designed figure clock circuit based on FPGA[J].Journal of Yunnan University，2009，31（S2）:43-45.

[5] 楊義，呂英杰.基于FPGA的高頻時(shí)鐘的分頻和分配設(shè)計(jì)[J].電子設(shè)計(jì)工程，2004（1）:11-13.YANG Yi，LV Ying-jie.The design of high frequency clock division and fan-out with FPGA[J].Electronic Design Engineering，2004（1）:11-13.

[6] 吳銀標(biāo)，謝華.基于AD9854的DDS+PLL的時(shí)鐘源設(shè)計(jì)[J].電子測量技術(shù)，2011（8）:24-26.WU Yin-biao，XIE Hua.DDS+PLL design of clock source based on AD9854[J].Electronic Measurement Technology，2011（8）:24-26.