楊繼松，韓 喆，邢 鈞，寧永海

(1.河南科技大學 電子信息工程學院，河南 洛陽471003;2.國家廣播電視產品質量監(jiān)督檢驗中心，北京100015)

鎖相環(huán)頻率合成器［1］是基于一個高精度和高穩(wěn)定度的標準參考頻率源，產生一系列參考頻率倍數的輸出頻率，且具有相同的精度和穩(wěn)定度。鎖相環(huán)頻率合成器特別適用于具有固定頻率間隔的廣播、電視和多信道無線通信中，最典型的應用是在超外差式接收機中產生混頻器所需的本地振蕩信號［2］。眾所周知，基于鎖相環(huán)的頻率合成器由作為參考頻率源的晶體振蕩器、相頻檢測器、壓控振蕩器、環(huán)路濾波器和分頻器組成，是一個數字控制型的模擬電路結構［3］。在電路設計中必然會涉及到模擬電路的阻抗匹配、功率傳輸與分配、濾波等問題，以及數字分頻器的配置問題。本文針對該應用目的，對工程設計中遇到的關鍵技術問題進行研究。

晶體振蕩器為鎖相環(huán)提供參考頻率，較強的參考頻率信號強度會帶來較好的相位噪聲性能。因此，晶體振蕩器的輸出功率應盡最大可能地提供給鎖相環(huán)的參考頻率輸入端。然而，鎖相環(huán)參考頻率輸入端的純容性輸入阻抗對最大功率傳輸，以及滿足晶體振蕩器正常工作條件所需的端接電路的設計帶來了極大的挑戰(zhàn)。傳統(tǒng)的饋電電路結構存在不足，難以兼顧二者的需要，需要進行改進，合理地設計饋電電路［4］。壓控振蕩器的輸出阻抗是50Ω，正常工作條件下，應該端接50Ω的負載，但由于壓控振蕩器的輸出除了作為本地振蕩頻率提供給混頻器外，還要分出一路反饋信號提供給鎖相環(huán)的射頻輸入端。混頻器的輸入阻抗通常也是50Ω，而鎖相環(huán)的射頻輸入端的輸入阻抗是復阻抗，遠遠偏離50Ω，且隨頻率變化，這給壓控振蕩器的輸出端口阻抗匹配和本地振蕩器的最大功率輸出非常不利，需要采取阻抗匹配措施。傳統(tǒng)的阻抗匹配電路功率損耗太大，也需要進行改進。另外，鎖相環(huán)射頻反饋支路上的N分頻器是一個雙模預分頻器結構，包含A和B兩個分頻器(N=A+P×B，其中P是預分頻值，可選取8，16，32，64等固定值)，用于降低VCO的輸出頻率，并與晶體振蕩器經參考分頻器(R)分頻后的參考頻率信號進行相頻比較。對于給定的參考頻率源和所要產生的一系列本地振蕩頻率值，如何合理地配置R，A和B分頻器的值，也是工程設計中需要解決的問題，本文將提供一個通用的算法。盡管環(huán)路濾波器也是鎖相環(huán)頻率合成器設計中的一項重要內容，但由于關于環(huán)路濾波器的設計［5］已有類似于ADIsimuPLL的仿真設計軟件可以方便地進行。

1 理論分析

1.1 晶體振蕩器對鎖相環(huán)參考頻率輸入端的饋電問題

晶體振蕩器是鎖相環(huán)頻率合成器的重要組成部分，它的作用是為PLL參考頻率輸入端提供一個穩(wěn)定的參考頻率。除了參考頻率的相位噪聲應遠低于系統(tǒng)設計指標要求外，參考頻率的功率也應該達到一定的電平，盡管PLL對參考頻率功率電平的可接受范圍很寬，但較強的參考頻率信號強度會帶來較好的相位噪聲性能，如+5 dBm(相對于50Ω系統(tǒng))的功率電平將會產生優(yōu)越的性能。對于晶體振蕩器來說，提供+5 dBm的功率電平并非難事，但問題的關鍵是PLL參考頻率輸入端的等效輸入阻抗呈容性，等效于一個容值為5 pF的電容［4］，晶體振蕩器相當于對一個純電容負載饋電。盡管晶體振蕩器并不嚴格要求負載是50Ω，但端接一個純電容負載嚴重地偏離了50Ω的最佳工作狀態(tài)，導致輸出頻譜中出現(xiàn)了較強的二次諧波和三次諧波成分。通常的做法是在PLL參考頻率輸入端并聯(lián)一個50Ω的電阻Rb，以改善晶體振蕩器的工作條件，如圖1所示。在晶振和PLL的參考頻率輸入端之間并聯(lián)一個電阻Rb，但此時的負載相當于電阻Rb和PLL參考頻率輸入端等效電容C并聯(lián)，對于容值為5 pF的電容和10 MHz的晶振頻率，電容的容抗要遠大于50Ω的電阻，從而導致晶振輸出電流的絕大部分被電阻Rb分流，能量消耗在電阻Rb上，PLL分得的信號能量極少，造成參考頻率信號能量的極大浪費，因此需要對這種饋電方式進行改進。

圖1 晶振和PLL參考頻率輸入端的連接電路示意圖

本文提出的改進方法如圖2所示，在晶振和PLL的參考頻率輸入端之間串聯(lián)一個電阻Rc，這樣電阻Rc不但不會分流，而且還和PLL的等效輸入電容一起構成一個RC低通濾波器，能夠濾除晶振因負載失配所產生的諧波成分。電阻Rc和電容C是分壓關系，調整電阻Rc的值可改變二者的分壓比例，同時也改變了RC低通濾波器的截止頻率。如果把截止頻率點設置到晶振的基波頻率上，則電容分得的電壓是晶振輸出電壓的0.707倍，相應地分得的功率是晶振輸出功率衰減3 dB后的值，即功率的1/2。實驗測試結果也證實了，采用這種串聯(lián)方式，極大地提高了PLL輸入參考頻率信號的能量，很大程度地減少了能量損失，于此同時還能抑制或濾除二次諧波、三次諧波和其他高次諧波成分，為改善PLL的相位噪聲性能創(chuàng)造了有利條件。

圖2 改進的晶振和PLL參考頻率輸入端連接電路示意圖

1.2 VCO輸出功率分配與阻抗匹配電路改進型設計

當鎖相環(huán)頻率合成器用于混頻器的本振信號源時，總希望本振輸出的信號有足夠的強度。而本振輸出功率的大小并不完全由VCO的輸出功率決定，因為VCO的輸出除了供給混頻器外，還要分出一路反饋給PLL的射頻信號輸入端，這樣VCO的輸出端口與混頻器和PLL射頻信號的輸入端三者之間構成了一個T型電路結構。由于VCO輸出阻抗和混頻器的輸入阻抗均為50Ω，在正常工作條件下，均要求端口外接50Ω的負載，為了滿足端口外接匹配負載的要求，通常采用如圖3所示的T型電阻匹配網絡［6］。

圖3傳統(tǒng)的T型電阻匹配網絡

圖3 中電阻R1，R2，R3的阻值均為16.5Ω，并聯(lián)于PLL射頻信號反饋輸入端口的電阻R4的阻值為50Ω，其目的是與PLL射頻信號反饋輸入端口的輸入阻抗Zin并聯(lián)后實現(xiàn)與外部50Ω系統(tǒng)的匹配(其實這種假設很難成立)。從VCO端口向匹配網絡看進去的總的輸入阻抗ZΣ是電阻R3和R4串聯(lián)后與電阻R2和混頻器輸入阻抗Rin(等于50Ω)串聯(lián)后的阻抗并聯(lián)，然后再與電阻R1串聯(lián)，公式為

同理，從混頻器輸入端口向匹配網絡看進去的總的輸入阻抗ZΣ是電阻R3和R4串聯(lián)后與電阻R1和VCO輸出阻抗Rout(等于50Ω)串聯(lián)后的阻抗并聯(lián)，然后再與電阻R2串聯(lián)。它們的共同特征是總的輸入阻抗，公式為

可見，該T型電阻匹配網路從任意端口看進去的輸入阻抗均等于50Ω，滿足VCO和混頻器外接負載的要求。但該匹配網絡的插入損耗為

因此采用這種電路連接形式，從VCO輸出的信號能量輸入到混頻器時衰減了6 dB。以Mini-circuits生產的JTOS-400型的VCO為例，其輸出功率高達9 dBm，但經T型電阻匹配網絡衰減后，混頻器得到的能量不足3 dBm，不能滿足混頻器對本振的輸出功率要求，需要增加額外的驅動放大電路;而另一方面，PLL所需的射頻輸入信號能量很小，一般-20 dBm就足夠了，但反饋回來的和混頻器得到的一樣，也是3 dBm，造成了能量的極大浪費，所以需要對這種電路結構進行改進。在滿足PLL正常工作所需要的射頻反饋信號能量，以及VCO和混頻器端口外接負載的條件下，為了最大限度地把VCO輸出的能量分配給混頻器，減小因過多的反饋給PLL所造成的能量損失，摒棄了傳統(tǒng)的T型電阻匹配網絡形式，提出了如圖4所示的改進的T型匹配網絡結構。

圖4 改進后的T型匹配網絡

直接在反饋支路上串接一個大電阻Rs，使其滿足Rs+R?50Ω條件，此時無論是從VCO輸出端還是從混頻器輸入端向T型網絡看進去的輸入阻抗均為該大電阻Rs與PLL系統(tǒng)的輸出阻抗(R+jX)串聯(lián)后再和50Ω的系統(tǒng)阻抗并聯(lián)的結果，即

式中:RΣ=Rs+R，Rin=Rout=50Ω。當RΣ?50Ω，RΣ?X時，(X/(RΣ+50Ω))2≈0，RΣ/(RΣ+50Ω)≈1，則≈50Ω，RΣ?X。

例如，若取Rs=500Ω，當R=15Ω，X=80Ω滿足RΣ=Rs+R=515Ω?50Ω的條件，且RΣ?X=80Ω時，有=j=(45.66+j 0.614)Ω≈50Ω。所以，圖4所示電路均滿足VCO和混頻器端口對外接負載的要求，且電路比較簡單。最重要的是，VCO的輸出電壓和混頻器的輸入電壓的比值為1，沒有分壓衰減，且由于反饋支路串聯(lián)了一個大電阻Rs，電流分流也很小，VCO輸出能量的損失也就很小。實測結果可以使VCO提供給混頻器信號能量高達8 dBm，也使從VCO反饋給PLL的信號強度降低到-20 dBm水平，減少了不必要的能量損失，提高了鎖相環(huán)頻率合成器的輸出功率，不需要增加額外的驅動放大電路就能夠滿足混頻器對PLL頻率合成器作為本振的輸出功率要求。

1.3 鎖相環(huán)R與N分頻器的配置方法

PLL頻率合成器的輸出頻率fout與參考頻率fi和PLL的分頻器R和N之間的關系fout=fi×N/R=fi(A+P×B)/R可知，對于給定的參考頻率fi，fout取決于對R和N的配置。其中參考頻率信號fi經過R分頻后輸入鑒相器，此頻率稱為相頻檢測頻率，即fPFD=fi/R。對于PLL系統(tǒng)，要求相頻檢測頻率的取值應與接收信號的信道間隔頻率之間成整數倍關系，即信號頻率間隔應能被相頻檢測頻率整除(頻相檢測頻率最大可等于信道間隔頻率)。滿足此條件時鎖相環(huán)才能鎖定，輸出穩(wěn)定的合成信號。因此R分頻器值的確定取決于PLL系統(tǒng)對相頻檢測頻率的要求。一旦R分頻器的值確定，那么N分頻器的值也就確定了。但由于N分頻器是一個雙模預分頻器結構，它由A和B兩部分組成(N=A+P×B，其中P是預分頻值，可選取8，16，32，64等固定值)，給分頻器的配置帶來了一定的困難。這里將結合實際應用例子分別給出多頻點和單頻點輸出的PLL頻率合成器中R與N分頻器的配置方法。

1.3.1 多頻點PLL頻率合成器中R與N分頻器配置方法

假設某一型號的GMSK接收機接收的信號頻率范圍為135.187 5～173.5 MHz，信道間隔為0.375 MHz，信道的中心頻率為:fn=(135.187 5+n×0.375)MHz，其中(n=0，1，2，…)。若要求各信道信號經混頻器混頻后，均轉換成中心頻率為71 MHz的固定頻率信號，則對應地要求作為本地振蕩器的PLL輸出一系列的頻率信號:fout=fn+71 MHz=(206.187 5+n×0.375)MHz，其中(n=0，1，2，…)。由于fout=(206.187 5+n×0.375)MHz=fi(A+式中fi/R是相頻檢測頻率，它與信道間隔頻率之間應滿足整數倍的關系，這是綜合設計PLL環(huán)路濾波器時所要求的。即fPFD=fi/R=0.375 MHz/Z，這里Z和R必須取正整數。當fi=10 MHz時，若取Z=1，即相頻檢測頻率等于信道間隔，此時計算所得R不是整數，不滿足要求;依次尋找，當Z=6時，對應的參考分頻R=160，相頻檢測頻率為:fPFD=fi/R=0.062 5 MHz，因為6×fPFD=0.375 MHz，相當于每6個相頻檢測頻率間隔取1個數據，仍然可以滿足鎖相環(huán)的穩(wěn)定條件。所以，R=160符合鎖相環(huán)的設計要求。當R=160時，得16fi/R=1 MHz，將此項值代入(3 299+n×3×2)MHz中，則B=(3 299-A)/8+n×3/4。

1)當n=4m(m=0，1，2，…m)時，B=(3 299-A)/8+3m。若取A=3，則B=412+3m(其中，m=n/4)。

2)當n=4m+1(m=0，1，2，…)時，B=(3 299-A+6)/8+3m。若取A=3+6=9，則B=412+3m(其中，m=(n-1)/4)。

3)當n=4m+2(m=0，1，2…)時，B=(3 299-A+12)/8+3m。若取A=3+12=15，則B=412+3m(其中，m=(n-2)/4)。

4)當n=4m+3(m=0，1，2，…m)時，B=(3 299-A+18)/8+3m若取A=3+18=21，則B=412+3m(其中，m=(n-3)/4)。

A，B，m各數據隨n的變換規(guī)律總結如下:

n=0，1，2，3，4，5，6，7，8，9，10，11，…

m=［n/4］=0，0，0，0，1，1，1，1，2，2，2，2，…

B=412+3m=402+3×0，412+3×1，412+3×2，…

k=n-4m=0，1，2，3，0，1，2，3，0，1，2，3，…

A=3+6k=3，9，15，21，3，9，15，21，3，9，15，21，…

綜上所述，PLL分頻器A，B，R可取的一系列數值為:R=160，A=3+6k(k=0，1，2，3)，B=412+3m(m=0，1，2，…)?？梢则炞C，在參考頻率fi=10 MHz和信道間隔0.375 MHz的給定條件下，將PLL的各分頻器配置成:R=160，A=3+6k(k=0，1，2，…)和B=412+3m(m=0，1，2，3，…)，則PLL作為本地振蕩器產生的輸出頻率為

即證之這種配置方法可行。

1.3.2 單頻點PLL頻率合成器中的R與N分頻器的配置方法

通常等頻率間隔的多信道信號經混頻器下變頻后，輸出的第一中頻71 MHz固定頻點信號，再經第二混頻后得到一個10.7 MHz的第二中頻信號，PLL作為混頻器的本地振蕩器僅需要輸出一個81.7 MHz的固定頻率信號，即:fout=fi(A+P×B)/R=fi(A+8×B)/R=81.7 MHz，(A+8×B)。

由于是點頻工作，PLL的環(huán)路濾波器設計對相頻檢測頻率fPFD=fi/R不再有限制。在給定的參考頻率fi=10 MHz的條件下，R的取值只需保證10fi/R為整數即可。當取R=100時，則10fi/R=1，即可滿足要求(對應地PLL相頻檢測頻率為0.1 MHz)，上式變?yōu)?817=A+8×B，即B=(817-A)/8。若取A=17時，則B=100?？梢则炞C，在參考頻率fi=10 MHz的給定條件下，給PLL的各分頻器配置成:R=100，A=17，B=100，則PLL作為本地振蕩器產生的輸出頻率為81.7 MHz，即證之。

2 結論

通過改變參考頻率源與鎖相環(huán)參考頻率輸入端之間的饋電電路形式，既改善了晶體振蕩器的負載端接條件，又濾除掉了高次諧波成分，增強了鎖相環(huán)參考頻率信號的輸入功率，提高了相位噪聲性能。通過對傳統(tǒng)的VCO輸出T型電阻功率分配網絡的改進，調整了VCO輸出的功率分配比例，減小了因功率過多地分配給PLL反饋支路所造成的損失，最大限度地把VCO的功率分配給端接負載，提高了鎖相環(huán)頻率合成器的輸出功率。給出了多頻點和單頻點PLL頻率合成器中R與N分頻器的通用配置方法。實驗驗證了理論分析和設計方法的正確性。

［1］遠坂俊昭.鎖相環(huán)(PLL)電路設計與應用［M］.何希才，譯.北京:科學出版社，2006:1-14.

［2］黃智偉.無線發(fā)射與接收電路設計［M］.北京:北京航空航天大學出版社，2004:8-14.

［3］白居先.低噪聲頻率合成［M］.西安:西安電子科技大學出版社，1995:90-109.

［4］張厥盛，鄭繼禹，萬心平，等.鎖相技術［M］.西安:西安電子科技大學出版社，2006.

［5］GARDNER F M.鎖相環(huán)技術［M］.北京:人民郵電出版社，2007:80-102.

［6］TI.High-performance integer-N PLL frequency systhesizer［EB/OL］.http:∥www.ti.com/.