侯俊芳,翟向坤,孫 濤

(1.天津輕工職業(yè)技術學院,天津市 300380;2.埃派克森微電子(上海)有限公司,上海市 201203;3.天津市科學技術信息研究所,天津市 300074)

低壓三級放大器的密勒
——前饋頻率補償

侯俊芳1,翟向坤2,孫 濤3

(1.天津輕工職業(yè)技術學院,天津市 300380;2.埃派克森微電子(上海)有限公司,上海市 201203;3.天津市科學技術信息研究所,天津市 300074)

論文將極點分離、前饋補償和密勒支路補償技術相結合,采用0.5um工藝設計CMOS放大器,M iller-Feedthrough Compensation(M FC),分別驅動120p F/25KΩ和1200p F/25KΩ負載,實現增益帶寬積14.7M Hz和3.3M Hz。

密勒支路補償;前饋補償;極點分離;低壓放大器

一、引言

低壓便攜式設備的廣泛應用,對片上集成的低壓低功耗設計提出更高的要求[1]?？沈寗哟箅娙葚撦d的高增益、高帶寬放大器作為便攜式設備中低壓降電壓調節(jié)器的誤差放大器,如圖1所示。功率管的柵極寄生電容,在0.5um工藝中大約處于100p F數量級。隨著工藝的更新和電源電壓的降低,單級共源共柵結構不再適應高增益、高帶寬的設計需要;必須采用低壓、多級放大器,經過頻率補償后實現對大電容負載的驅動。由于多級放大器潛在嚴重的閉環(huán)穩(wěn)定性問題,因此它對頻率補償技術的要求通常是比較高的[2][3][4][5][6]。

多級放大器的頻率補償架構中,網狀密勒補償(NMC)[7]在低壓情況下,不適于驅動大電容負載,因為它的單位增益帶寬隨著放大器級數的增加而減小。補償電容的尺寸隨著負載的增大而增大,不適合高度集成的要求。NMC放大器穩(wěn)定性的改善是通過消除或移動右半平面零點實現的。放大器帶寬的明顯改進,是在衰減因子補償(DFCFC)[5]等技術出現后實現的。它們通過較小的補償電容,在保證系統(tǒng)穩(wěn)定的情況下提高系統(tǒng)的帶寬。但是,這些技術的共同缺點在于,補償電容的大小強烈依賴于負載電容的大小。隨著負載電容增大,補償電容的增大所引起的芯片面積消耗,嚴重限制上述技術的應用。為克服上述問題并進一步改善帶寬,單密勒電容前饋補償(SM FFC)[4]等技術逐步被報道。這些補償技術雖然改善了系統(tǒng)的帶寬,但是在單位增益頻率處,系統(tǒng)相位的下降趨勢陡峭,不良的工藝偏差很容易造成系統(tǒng)的振蕩,降低產品的良率。此外,它們所涉及的補償電容仍然與負載電容的大小是相關的;當負載電容進一步增大到納法數量級時,補償電容仍需要消耗較大的芯片面積。

結合已有的補償技術,本文提出了一種密勒技術和前饋技術相結合的補償結構,稱為M FC(M iller-Feedthrough Compensation)放大器,如圖2所示。

圖1 典型的LDO結構

圖2 M FC放大器的拓撲結構

二、M FC放大器

M FC放大器的主通路由gm1、gm2和gm l構成。電容CC1產生極點分離的作用。gmf1完成前饋補償,形成一個低頻的LHP零點和一個高頻的RHP零點。高頻RHP零點對系統(tǒng)穩(wěn)定性的影響可以忽略;而低頻L HP零點則可以起到頻率補償的作用。gmf作用在于形成推挽輸出級,增大輸出電壓的擺率。gmpc和電容CC2是根據文獻[8]的補償原理引入的補償支路,在系統(tǒng)的單位增益頻率位置處,引入補償的零極點。文獻[5]也采用這種補償結構;其作者根據補償支路對系統(tǒng)傳輸函數的影響,將其命名為DFC補償技術。但是,按照文獻[13]的敘述,補償支路是利用密勒作用,在傳輸函數中引入補償的零極點。這一點可以在本文傳輸函數的推導中得到證實。因此,本文只將它稱為密勒支路補償技術。

分析基于以下假設條件:每一級的增益都大于1;寄生電容遠遠小于補償電容CC1和CC2以及負載電容CL;負載電容為100p F數量級;補償電容CC1和CC2相等。系統(tǒng)的傳輸函數為

其中Adc=gm1gm2gmLR1R2RL,P-3dB=gm2gmLR1R2RLCc,K=(gm,mpcgmf1)/(gm1gm2)。從傳輸函數中可以看到,系統(tǒng)存在三個非主極點和三個零點。當驅動電容負載為納法數量級時,傳輸函數應該修正為

電容CC1通過極點分離產生-3dB主極點;前饋補償產生一個精確補償的零極點;密勒支路補償在單位增益頻率處引入補償的零極點對;同時,兩種補償技術共同形成復數零點和復數極點,構成復數零極點補償。

為了明確密勒支路補償的作用,驗證前文的論述,采用M atlab繪制圖2結構中M PC模塊加入前后的根軌跡,如圖3所示。此處忽略了150M Hz以上的零極點。仿真的結果表明,密勒支路補償后系統(tǒng)增加了零點Z3和極點 P3,推動 P1’和 P2’相遇產生復數極點對 P1和 P2,并推向高頻段;而且,M PC補償將零點Z1‘和Z2’也推向高頻段,形成Z1和Z2。補償前后的根軌跡,證明了前文論述的正確性。同時,仿真顯示出gmf1產生的L HP零點與極點相消的情況。

圖3 密勒支路補償前后系統(tǒng)的根軌跡,(a)作用之后 (b)作用之前

三、設計與驗證

根據圖2的架構,采用CSMC 0.5μm CMOS工藝設計具體的電路結構如圖4所示。晶體管M 3和M 4構成前饋通路;M 17、M 18和CC2構成密勒支路;M 19形成gmf通路。

圖4 M FC實際電路圖

選取補償電容CC1=CC2=3p F,負載電容為120p F,其頻率特性如圖5(a)所示;為驅動更大的負載,在不改變晶體管的尺寸和偏置的情況下,選取補償電容CC1=CC2=3p F,負載電容為1200p F,其頻率特性如圖5(b)所示。仿真結果表明,密勒支路補償的加入,使單位增益處的相位變化趨于緩慢;在負載120p F和負載1200p F的情況下,分別實現相位裕度為57.1°@14.7M Hz和57.2°@3.3M Hz。需要注意的是,驅動1200p F時,密勒支路的補償作用更為明顯。在沒有增大補償電容的情況下,實現了對更大負載電容的驅動,并且單位增益帶寬處的相位變化更緩慢。M FC放大器的基本特性總結為表1。通過仿真驗證,M FC結構是可以用于低壓低功耗設計的,并且在驅動納法級負載具有顯著地優(yōu)勢。

圖5 M FC在不同負載條件下頻率響應特性,(a)120p F(b)1200p F情況

表1 M FC放大器的仿真結果

將本文的工作、文獻[4]的SM FFC和文獻[5]的DFC進行比較,如表2所示。為了綜合比較放大器的驅動能力,選擇兩個常用的優(yōu)值 FOMS和 FOML,其單位分別為 M Hz p F/mW和 V/μs p F/mW。前者衡量運放小信號的綜合性能,后者衡量運放大信號的綜合性能。其定義分別為:從比較的結果可以看出,M FC結合了SM FFC和DFC的優(yōu)點,采用小的補償電容,拓展了系統(tǒng)的帶寬。

表2 不同電路結構及補償方法下三級運放的性能比較

四、結論

本文將極點分離技術、密勒支路補償和前饋技術相結合,設計低壓應用的MFC放大器。設計中使用總共6p F的電容實現對放大器的頻率特性進行補償,實現驅動100p F數量級和納法數量級電容負載能力。同時應當指出,密勒支路補償在系統(tǒng)中引入補償零極點,并推動非主極點向高頻移動的特性,可以廣泛應用于放大器的頻率補償中。只是它對零極點的控制能力有限,往往需要犧牲較大的功耗。所以,在多級放大器設計中,單獨的MPC補償是不能發(fā)揮優(yōu)勢的,必須和其他補償技術相互配合。

[1]Gabriel A lfonso Rincon-Mora.Current efficient,low voltage,low drop-out regulators:[Thesis for PhD].Geor2 gia Institute of Technology.1996.

[2]De Cremoux,G.Christoforou,Y.van Loo.I.A new method for multip lying the M iller capacitance using active components[voltage regulator examp le]].Custom Integrated Circuits Conference,2003.Proceedings of the IEEE 2003.Sep t.2003:697-700.

[3]Chia-Chun Tsai,Chin-Yen Lin,Yuh-Shyan Hwang,et al.A multi-mode LDO-based Li-ion battery charger in 0.35/sp l mu/m CMOS technology.Circuits and System s 2004,Proceedings of 2004 IEEE Asia-Pacific Conference.Dec.2004,1:49-52.

[4]Xiaohua Fan;M ishra,C.;Sanchez-Sinencio.Single M iller capacito r frequency compensation technique for low-power multistage amp lifiers.IEEE Journal of Solid-State Circuits,Mar.2005,40:584-592.

[5]Leung K N,Mok P K T.“Three-stage large capacitive load amplifier w ith damping-facto r-control frequency compensation.IEEE Journal of Solid-State Circuit,2000,35(2):221-230”.

[6]G.A.Rincom-Mo ra,“Active capacitor multip lier in M iller compensated circuits”,IEEE J.Solid State Circuits,vol.35,no.1,pp.26-32,Jan.2000.

[7]R.G.H.Eschauzier,L.P.T.Kerklaan,and J.H.Huijsing,“A 100 M Hz 100 dB operational amplifier w ith mul2 tipath nested M iller compensation structrue”,IEEE J.Solid State Circuits,vol.27,no.12,pp.1709-1717,Dec.1992.

[8]Yang H.C.,A llstot D.J.Modified modeling of M iller compensation fo r two-stage operational amp lifiers.Cir2 cuits and Systems,1991,IEEE International Sympoisum.June 1991,5:2557-2560.

A bs tra c t:A new CMOS amp lifier,M iller-Feedthrough Compensation(M FC),is p roposed and designed using 0.5 um CMOS technology.It com bines poles sp litting technology,feedthrough technolo2 gy and m iller path technology in order to compensate frequency characteristic.Sim ulation results show that it has achieved Gain Band W idths of 14.7M Hz and 3.3M Hz,driving loads of 120p F/25 KΩand 1200p F/25KΩrespectively.

Ke y w o rd s:m iller path compensation;feedthrough compensation;poles sp litting;low voltage amp lifier

M iller-Feedth rough Com pensation for L ow V oltage Th ree-stage Amp lifiers

HOU Jun-fang1,ZHAI Xiang-kun2,SUN Tao3

(1.Tianjin L ight Industry Professiona l Technica l College,Tianjin 300380;2.A pexone M icroelectronics(Shanghai)Co.L td.,Shanghai,201203,China;3.Tianjin Institute of Scientific&Technical Information,Tianjin 300074 China)

TN72

A

1673-582X(2011)02-0050-05

2010-10-10

侯俊芳(1982-),女,漢族,河北工業(yè)大學工程碩士在讀。主要研究方向集成電路及信號處理;翟向坤(1981-),男,漢族,電子科技大學碩士研究生,電子薄膜與集成器件國家重點實驗室。主要研究方向功率半導體及其集成電路;孫濤(1981-),男,漢族,河北工業(yè)大學碩士研究生。主要研究方向電子信息與互聯網應用開發(fā)。