蔡積慶 編譯

（江蘇 南京 210018）

1 PDN研究方法

如圖1所示的電源供給網(wǎng)絡(luò)（PDN，Power Delivery Network）中，在各種情況下都有C和L成分，C和L分散存在于PCB封裝和IC芯片中。這樣的PDN解析必須整體的解析電源，PCB，封裝和芯片。而微小的L成分隨著版圖設(shè)計的大小或者發(fā)生場所而變化。PDN分析跨越布圖設(shè)計和分析，電源，PCB，封裝和芯片，所有大的協(xié)調(diào)設(shè)計是不能解決的。包括基板（PWB），封裝（PKG）和芯片（Die）的全部布圖設(shè)計中，采用相同的數(shù)據(jù)庫的整體分析雖然是理想的（圖2），但是現(xiàn)實存在許多障礙而不容易實現(xiàn)。對于IC的內(nèi)部信息來說，它是高度機密性的知識產(chǎn)權(quán)（IP）信息，是不能流出外部的。尤其是IC制造商在許多情況下是協(xié)調(diào)設(shè)計不可缺少的信息。大多數(shù)的系統(tǒng)IC或者ASIC，如MPC或者DDR接口（Interface）或者各種功能塊（Block），都是購買由其他公司設(shè)計的具有知識產(chǎn)權(quán)（IP）的IC功能塊而組合成LSI，如圖3所示。關(guān)于這些功能塊，設(shè)計成IP的各個公司擁有知識產(chǎn)權(quán)或者詳細的內(nèi)部信息，系統(tǒng)IC制造商是不能獲得內(nèi)部的詳細信息。IC的消耗電力甚至連各種IP的工作模式（Model）的消耗電流都不能正確把握。

圖1 PPN(Power Delivery Network)

圖2 相同數(shù)據(jù)庫化

圖3 系統(tǒng)IC是由不同公司的IP構(gòu)成的

同樣，至連板的布圖設(shè)計信息或者封裝技術(shù)的信息如果屬于IP，那么它們也是不能向外部流出的信息?，F(xiàn)在包括至連板的設(shè)計在內(nèi)的封裝的方法或者技術(shù)都含有高度機密性的技術(shù)。在這種情況下，IC，至連板和PCB往往由不同的公司進行設(shè)計，在協(xié)調(diào)設(shè)計中存在著各公司的利弊或者知識產(chǎn)權(quán)的問題，難以簡單共享各種詳細信息。在這種環(huán)境下，PI分析如果沒有以布圖設(shè)計為主的層構(gòu)或者粘結(jié)/線的信息等許多內(nèi)部信息，則無法進行高精度分析。如果信息的共享是由IP的障礙產(chǎn)生的，則難以獲得實效的PI分析。但是今后SSO的問題日益重要，因此PI分析的必要性日益增加。一方面要保護布圖設(shè)計信息等知識產(chǎn)權(quán)，另一方面要共享旨在PI分析的信息的業(yè)界標(biāo)準(zhǔn)還在開發(fā)中?，F(xiàn)在開發(fā)了IBIS模式，在信號完整性（SI，Signal Integrity）分析中既沒有展示IC內(nèi)部信息又可以獲得SI分析所需要的信息。實際上即使對于繼SI解析之后的PI分析中，以IBIS共同體為中心的標(biāo)準(zhǔn)已經(jīng)發(fā)展為PI分析用的信息的標(biāo)準(zhǔn)化。IBIS對于業(yè)界分析模式的標(biāo)準(zhǔn)化具有很大的影響力。高速傳輸電路分析的封裝模式或者PWB的模式所使用的S參數(shù)的標(biāo)準(zhǔn)形式（Touchstone Fileformat），圖5ibis制成了如圖4所示的格式。

圖4 檢查標(biāo)準(zhǔn)規(guī)格（IBIS）

2 協(xié)調(diào)設(shè)計標(biāo)準(zhǔn)化的動向

為了分析PDN，需要許多信息，這些信息包括PWB（PCB）設(shè)計，封裝內(nèi)基板設(shè)計，IC的I/O電路或者電源電路設(shè)計各種領(lǐng)域。以原封不動的保持各種設(shè)計的知識產(chǎn)權(quán)（IP）且共享PI分析用的必要信息的IBIS為首的各種工具制造商等進行了數(shù)據(jù)的標(biāo)準(zhǔn)化。與SI分析同樣，PI分析也是最終的系統(tǒng)設(shè)計者進行的業(yè)務(wù)。IC或者封裝是從球（Ball）到芯片焊盤（Die Pad），從芯片焊盤到芯片（Chip）內(nèi)部電路的分析，而從電源到球的PWB上的電源供給線路是由系統(tǒng)設(shè)計者設(shè)計。另外，芯片或者封裝作為部件是數(shù)個系統(tǒng)共同使用的，但是PWB上的每個系統(tǒng)有所不同，因此分析也是在每種PWB上進行。如圖5所示。

圖5 許多PWB使用同樣的IP或者IC

PI分析用的數(shù)據(jù)或者格式（Format）的共同化目的旨在把芯片的信息和封裝的信息傳達給PSW設(shè)計者（解析擔(dān)當(dāng)者）。如果芯片或者封裝布圖設(shè)計有不清楚的，系統(tǒng)設(shè)計者把正確實行PI分析用的信息傳達到IBIS委員會或者工具制造商進行研究。IBIS一直致力于以SI分析為目的模式的標(biāo)準(zhǔn)化，而最近積極推進PI和EMI解析的模式的標(biāo)準(zhǔn)化。

3 IC的信息

IBIS格式僅僅定義SI分析用的驅(qū)動器和接收器（receiver）的特征而沒有電路信息在原理上如果使用這種IBIS定義，還要分析驅(qū)動器的同時開關(guān)電流變化，如圖6所示。然而大多數(shù)實際的IC的驅(qū)動電路不僅具有采用IBIS定義的驅(qū)動器，而且還含有旨在驅(qū)動那個驅(qū)動器的另一級驅(qū)動電路，如圖7所示。有時還附加其他電路。

圖6 I-V特性中看出了驅(qū)動電流 I-V特性中看不出第1級的電流

圖7 2級的驅(qū)動電路

具備這些附加電路的驅(qū)動器中，采用IBIS的驅(qū)動特性分析的結(jié)果表明更多的電流以SSO流過。因此，IBIS的最新Version5.0中，Model是文中追加（Composite Current）這種定義，可以定義為驅(qū)動器的“V-T”特性變化時流過IC電源線的電流變化，如圖8所示。如果使用這種定義，不僅可以定義10，而且還可以定義包括負(fù)載電路的IC的消耗電流的變化。雖然沒有記述IC的內(nèi)部電路，但是IC的消耗電力的變化可以傳達給PI分析者。

圖8 [Composit Current]定義

PDN分析中IC的歌驅(qū)動器上附加的小型旁路（By-pass）電容（On-Die Capacitor）效果很大。如圖9所示，在IC的內(nèi)部可以制造數(shù)nF程度的小型電容（On-Die C）作為驅(qū)動電路的一部分。這種On-Die C作為分析是外付的元件雖然可以簡單的附加，但是由于IC，有結(jié)合的有附加的，因此有各種值等。

圖9 On Die C

4 互聯(lián)板的信息

沒有互聯(lián)板的布圖設(shè)計信息，傳輸電路分析用的信息定義的格式可以采用標(biāo)準(zhǔn)化的R.L.C等效電路或者S參數(shù)。PI分析的模式也可以原封不動的使用這些模式記述。IBIS，采用兩種模式記述加上Spice記述正在極力的標(biāo)準(zhǔn)化。IBIS和Spice是相反的考慮，最初Spice模式還沒有問世就制定了以半導(dǎo)體制造商為中心的IBIS模式，因此IBIS不同于Spice格式。圖10表示了正確理解的IBIS模式定義。IBIS之所以研究Spice模式，只是因為封裝或者等效電路模式這種抽象的模式。制定IBIS的另一個理由是Spice模擬器已有數(shù)種產(chǎn)品，還有許多“方言”。即使Spice模式的模擬器之間也沒有互換性，同樣的模式不能采用不同的Spice模擬器進行分析，分析結(jié)果不同，鑒于這種狀況；制定了沒有“方言”的IBIS格式。此后采用IBIS制定的Spice格式準(zhǔn)備了許多沒有方言的Spice。

在信號分析情況下，基本上把IC的芯片焊盤與PWB布圖設(shè)計的針（球）對的連接，在電源和GND（地層）的情況下，IC芯片和PWB的元件針都有許多芯片焊盤和針在同一電路上并聯(lián)連接。作為更為復(fù)雜的問題，由于針位置或者芯片焊盤位置而使線路途徑或者連接的對象很少，有相同的，如圖11所示。PI分析中，通常的電路明細單（線路連接信息）那樣的全部GND或者全部電源作為共同連接的同一電路來處理，如圖12所示。PI分析中，每種線路途徑或者每面上各種特性不同，布圖設(shè)計中連接的電源和GND有必要分析每種路線途徑的特別特性，如圖13所示。

圖10 IBIS的模式定義

圖11 即使連接電流也采用其他途徑流動

采用線路途徑單位來區(qū)別具有許多針的同樣電路，并制作連接信息的功能稱為模式連接草案（MCP，Model Connection Protocol），電路記述格式出現(xiàn)標(biāo)準(zhǔn)化動向。美國PI模擬器制造商Siglity公司提倡MCP，采用歸納許多針之間的連接信息定義的格式，其他EDA（Electric Design Aualysis）制造商也開始支持這種格式。

5 電流模式

采用IBIS新定義的[復(fù)合電流]（[Compsite Current]）與[V-I]特性同步，定義IC的電流電源對于時間的變化，如圖14所示。定義這種電流的模式稱為電流模式。對于時間軸的電流的定義或者對于時間軸的電壓的定義使用Spice模擬器中電流源或者電壓源的定義。如果使用這樣的電流模式來定義IC的消耗電流或者它的變化，那么不僅SSO分析而且IC的熱分析或者電源設(shè)計都是非常有效的。這種的電流模式如果作為知識產(chǎn)權(quán)（IP）信息賦予IC內(nèi)部的各種IP塊（Block），那么系統(tǒng)IC設(shè)計者就可以非常有效的進行IC的省能設(shè)計，正確把握IC的消耗電力，如圖15所示。這種電流模式雖然沒有展示IP或者IC內(nèi)部的電路或者布圖設(shè)計和技術(shù)的信息，但是公開了IP或者IC的正確消耗電流的信息。為此定義IP塊或者IC的消耗電流的電流模式的標(biāo)準(zhǔn)格式計劃的活動正在展開。基本上是Spice的電流模式定義，但是附加怎樣的附帶信息還有不少混亂。例如IBIS中作為PI解析的附著功能只是追加了一部分SI分析用模式，沒有消耗電力解析用的。另外IBIS是系統(tǒng)設(shè)計者用的，而IC內(nèi)部的設(shè)計者并不太熟悉。

圖14 [Composit Current]定義的電流

圖15 IC的電流模式

IC用EDA制造商Apache公司附加了成為CMP（Chip Power Model）的電流模式格式或者連接信息等的信息，提出了LPM（LSI Power Model）等若干格式。關(guān)于IC的消耗電流，電流模式的討論日益增多，旨在要求增加模式的標(biāo)準(zhǔn)化。正確掌握PI解析，省電設(shè)計和電源設(shè)計等IC消耗電力的活動及其標(biāo)準(zhǔn)化的活動正在加速。模式的標(biāo)準(zhǔn)化，流動和協(xié)調(diào)設(shè)計的普及仍然是今后設(shè)計的潮流。

6 SOL和互聯(lián)板設(shè)計

IC在以MCP或者存儲器，芯片單元為首的標(biāo)準(zhǔn)部件的時代中，作為IC部件的IC封裝和IC芯片視為1個整體。當(dāng)然IC用戶的設(shè)備制造商還沒有考慮IC封裝的設(shè)計等。此后考慮SOC的多起來了，設(shè)備制造商設(shè)計了ASIC，但是畢竟還是理論設(shè)計，IC的布圖設(shè)計或者封裝設(shè)計是IC制造商的工作。在這個階段中，設(shè)備制造商是從基板設(shè)計的安排到IC的針排列的布圖設(shè)計要求，但是互聯(lián)板的布圖設(shè)計是IC制造商的工作，如圖16所示。此后由于系統(tǒng)IC的增加，信號的高速化和IC消耗電力的增加，基板與封裝有必要進行整體的分析研究。這就是如圖17所示的協(xié)調(diào)設(shè)計。結(jié)果使設(shè)備制造商一直關(guān)心到封裝內(nèi)的互聯(lián)板的設(shè)計。今后降低了設(shè)備制造商的互聯(lián)板設(shè)計上的籬笆，與基板設(shè)計同樣，互聯(lián)板的設(shè)計也是由設(shè)備制造商進行，進行互聯(lián)板和基板的整體設(shè)計和整體分析，如圖18所示。

圖16 ASIC的設(shè)計

圖17 協(xié)調(diào)設(shè)計

圖18 互連板設(shè)計由設(shè)備制造商進行

現(xiàn)在ASIC的集成度不斷提高，ASIC容納的電路規(guī)模日益增大。然而如果全部電路都工作，則會增大IC的消耗電力和發(fā)熱，從而增大互聯(lián)板的設(shè)計或者封裝的熱對策的費用。因此致力于IC的省電設(shè)計的普及。使那些IC沒有工作的電路停止工作，從而降低IC的電力消耗，如圖19所示。

圖19 IC的省電設(shè)計

另外，IC的集成度提高，ASIC所容納的電路規(guī)模增大到系統(tǒng)所需要的電路規(guī)模以上。由于速度或者IP而需要使用最新的ASIC，但是會白白浪費了電路容量。因此把類似的其他系統(tǒng)使用的功能一塊兒納入ASIC中，數(shù)丁系統(tǒng)共用同樣的ASIC。

由于IC芯片的設(shè)計化費很大費用，把全部功能一次設(shè)計成增劑的IC，根據(jù)系統(tǒng)使用需要的功能塊，不要的功能塊不使用，如圖20所示。如果制造這種通用ASIC，一個ASIC可以為許多系統(tǒng)所共用，由于大量使用同樣的ASIC，因此可以降低每個ASIC的開發(fā)費用或者制造成本。由于沒有使用電路塊的信號沒有必要與基板連接，因此可以減少封裝的針數(shù)，如圖21所示。還在從特定系統(tǒng)最佳化的ASIC到數(shù)個系統(tǒng)共用的ASIC的思想轉(zhuǎn)變，如圖22所示。

圖20 根據(jù)系統(tǒng)區(qū)別使用的電路塊

圖21 去除那些不使用的電路塊的信號針

圖22 ASIC從專用到共用

如果提高ASIC的集成度，則是與省電設(shè)計實用化相反的思想。如果是這種ASIC，設(shè)備制造商使用通用ASIC，由互聯(lián)板和基板組合成各種設(shè)備，可以設(shè)計成許多系統(tǒng)，如圖23所示。這種設(shè)計中互聯(lián)板的設(shè)計當(dāng)然是由系統(tǒng)制造商完成。中規(guī)定了信號針的配置，而ASIC等系統(tǒng)IC中，因為隨著基板布圖設(shè)計而變化，所以有必要與基板設(shè)計

圖23 變更同樣芯的封裝基板

7 BGA封裝的設(shè)計

BGA封裝的設(shè)計有很多要素，而主要的要素是PI（電路供給電路，PDN），熱，針布圖設(shè)計和信號線路等。其中使用消耗電力大的BGA大規(guī)模LSI中PI是一個特別大的問題。

互聯(lián)板的線路怎么穩(wěn)定的進行電源供給在某種程度上取決于電源/GND的針數(shù)和互聯(lián)板的層數(shù)。另外，電源/GND的穩(wěn)定度對于線粘結(jié)安裝或者倒芯片安裝或者芯片的安裝方法也指出了方向。尤其是針數(shù)和針節(jié)距決定了封裝的大小，如圖24所示。同樣還從LSI的消耗電力來進行熱設(shè)計的研究。當(dāng)然倒芯片安裝的芯片散熱特征優(yōu)良。許多情況下根據(jù)芯片的消耗電力來考慮芯片的散熱性，在芯片的設(shè)計階段取決于線粘結(jié)安裝或者倒芯片安裝。在封裝的設(shè)計階段進行封裝的針數(shù)和針節(jié)距以及封裝尺寸的研究。如果規(guī)定了封裝尺寸，散熱器或者密封，因為根據(jù)封裝規(guī)定散熱量，因此也可以根據(jù)消耗電力決定散熱片的設(shè)計?；ヂ?lián)板的設(shè)計也是電源/GND供給途徑的重要事項，而信號線路當(dāng)然重要。為了信號線路，必須預(yù)先規(guī)定信號針配置。在存儲器或者MPU和圖解控制器（Graphic Conltroller）等通用IC協(xié)調(diào)。如果規(guī)定了針配置或者某種程度上規(guī)定了信號線路，則可進行電源/GND的平面設(shè)計。為了使平面設(shè)計的信號回路通路（Return Path）穩(wěn)定，信號線路的正下方必須沒有切斷或者端面。

圖24 針數(shù)和針節(jié)決定了封裝的尺寸

互聯(lián)板的線路設(shè)計應(yīng)當(dāng)注意始終（Clock）信號等高速的重要信號線路，即使DDR存儲器的總線（Bus）信號等高速并聯(lián)信號也必須注意串聯(lián)噪聲。因為互聯(lián)板內(nèi)線路短而微細。即使平行線路，串聯(lián)噪聲也沒有什么大的影響而無須注意，但是隨著DDR3等信號的高速化，互聯(lián)板內(nèi)線路中發(fā)生的串聯(lián)噪聲不可忽視，如25所示。串聯(lián)噪聲在高速信號中表現(xiàn)跳動（Jitter），如圖26所示。如果信號變成高速，因為定時安全系數(shù)（Timing Margin）小，尤其由于串?dāng)_噪聲而使跳動變大，往往發(fā)生了重定時問題，如圖27所示。因此，不僅對于PCB線路而且對于互聯(lián)板線路都必須充分注意串?dāng)_噪聲的適應(yīng)性。

圖25 必須注意互連板線路的串?dāng)_噪聲

圖26 串?dāng)_噪聲表現(xiàn)出跳動

圖27 高速信號中定時的重要性

8 模擬器和模式

模擬時分析使用的模式是決定精度的最重要問題。傳輸線路模擬器使用的模式大致分為（1）IC的驅(qū)動器，接收器模式的IO模式；（2）以終端電阻為主的分立元件模式；（3）PCB和互聯(lián)板的線路圖形模式。稱為IO模式的IC的驅(qū)動器，接收器模式一般使用稱為IBIS模式的模式形成和稱為Spice模式的模式形式。IBIS模式中驅(qū)動器和接收器的電路作為黑點（Black Spot）定義為輸入輸出的電流-電壓特性（I-V特性）和輸出波形的上升邊，下降邊特性（V-T特性），如圖28所示。Spice模式中驅(qū)動器，接收器的內(nèi)部電路采用原來的定義，如圖29所示。

圖28 采用特性定IO模式

圖29 采用電路定義IO模式

IO模式是IC制造商提供的，PCB的線路模式由于PCB的完全不同而必須由設(shè)備制造商設(shè)計PCB。為此傳輸線路模擬器附加了簡便的模擬PCB線路模擬分析功能的模擬器功能。使用這種簡線路模式分析功能，模擬器一邊模擬化各次的線路一邊分析進行這種PCB線路圖形的模式化的軟件稱為場解算器（Field Solver）。

BGA封裝內(nèi)的互聯(lián)板線路或者PCB的線路圖形的模式到現(xiàn)在尚未嚴(yán)密的定義。但是IC的消耗電力日益增大，SSO的問題日益重要，信號的高速化與PCB或者互聯(lián)板的線路模式的誤差時解析結(jié)果的影響很大。因此傳輸線路模擬器附錄的簡單場解算器難以適應(yīng)PCB或者互聯(lián)板的模式，需要使用專用的場解算器。

迄今的場解算器與高精度場解算器的最大不同在于三維分析功能，在PCB或者互聯(lián)板的設(shè)計中，普通的基本上每層具有二維數(shù)據(jù)的構(gòu)造中只有層的積層序號和層的厚度信息。這樣的PCB或者互聯(lián)板的布圖設(shè)計CAD作為二方向的信息，由于只有層信息而稱為2.5維數(shù)據(jù)，如圖30所示。線路具有嚴(yán)密的蝕劑變形或者導(dǎo)通孔等而為構(gòu)造，在2.5維的數(shù)據(jù)構(gòu)造中線路的特性抽出時產(chǎn)生細小的誤差，如圖31所示。非常高速的信號傳輸線路解析時由于這么細小的誤差成為解析誤差的原因，因此需要三位場解算器而不是2.5維解算器，如圖32所示。另外由于平面層的劃痕或者導(dǎo)通孔等原因線路特性會微妙變化。為了解析線路導(dǎo)通孔的3維關(guān)系，抽出正確的線路特征，必須使用PCB的正確的三維信息和三位場解算器。

圖30 PCB數(shù)據(jù)2維數(shù)據(jù)十層結(jié)構(gòu)

圖31 導(dǎo)通孔3維構(gòu)造

圖32 3維解算器

[1]前田真一. Sip協(xié)調(diào)設(shè)計こPI解析滿座[J]. ェレヶトロニヶス實裝技術(shù), 2011,2.

[2]前田真一. Sip協(xié)調(diào)設(shè)計こPI解析滿座[J]. ェレヶトロニヶス實裝技術(shù), 2011,3.