于凱平， 郭宏， 吳海洋

(北京航空航天大學(xué)自動(dòng)化科學(xué)與電氣工程學(xué)院，北京 100191)

0 引言

速度伺服是伺服控制系統(tǒng)的重要組成部分之一，在電動(dòng)汽車、電動(dòng)輪椅和機(jī)器人等領(lǐng)域有廣泛應(yīng)用［1－3］。在這些領(lǐng)域中，往往需要同時(shí)使用多臺(tái)電機(jī)，并且具有速度同步控制的需求。傳統(tǒng)的方式，都是采用基于單個(gè)微控制器或單個(gè)定點(diǎn)數(shù)字信號(hào)處理器(digital signal processor，DSP)的控制器控制單臺(tái)電機(jī)，這些控制器之間通過(guò)總線通訊實(shí)現(xiàn)速度的同步控制，其存在兩點(diǎn)不足［4－5］:孩系統(tǒng)結(jié)構(gòu)復(fù)雜，成本高;虎控制器難以實(shí)現(xiàn)多電機(jī)系統(tǒng)的復(fù)雜速度伺服控制算法。近年來(lái)，現(xiàn)場(chǎng)可編程門陣列(field programmable gate array，F(xiàn)PGA)已逐漸應(yīng)用于電機(jī)控制中。FPGA可以替代復(fù)雜的邏輯電路，在簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，實(shí)現(xiàn)控制器小型化等方面發(fā)揮重要作用［6］。因此，基于DSP+FPGA的控制平臺(tái)技術(shù)是目前電機(jī)驅(qū)動(dòng)伺服領(lǐng)域的研究熱點(diǎn)之一［7－11］。并且，在控制平臺(tái)中采用浮點(diǎn)DSP便于實(shí)現(xiàn)復(fù)雜的控制算法，完成高精度的速度伺服控制。

設(shè)計(jì)了一種以浮點(diǎn)DSP和低成本FPGA為核心的控制平臺(tái)，劃分了DSP和FPGA各自承擔(dān)功能，并介紹了具體的實(shí)現(xiàn)。以2臺(tái)無(wú)刷直流電動(dòng)機(jī)(brushless DC motor，BLDCM)為控制對(duì)象，對(duì)基于DSP+FPGA的多電機(jī)驅(qū)動(dòng)控制平臺(tái)的功能進(jìn)行了驗(yàn)證。

1 控制平臺(tái)的結(jié)構(gòu)和功能

多電機(jī)速度伺服系統(tǒng)的結(jié)構(gòu)包括一個(gè)控制平臺(tái)，兩個(gè)驅(qū)動(dòng)器和兩臺(tái)BLDCM，如圖1所示。

圖1 多電機(jī)速度伺服系統(tǒng)的結(jié)構(gòu)Fig.1 The structure of multi motors speed-servo system

設(shè)計(jì)的控制平臺(tái)以浮點(diǎn)DSP－TMS320VC33和低成本FPGA－EP2C8為核心，需要完成的功能包括:

1)接收速度指令;

2)完成速度環(huán)計(jì)算;

3)完成電流環(huán)計(jì)算;

4)產(chǎn)生PWM控制信號(hào);

5)獲取速度檢測(cè)值;

6)獲取電流檢測(cè)值。

浮點(diǎn)DSP適合實(shí)現(xiàn)控制算法，F(xiàn)PGA善于完成時(shí)序電路和邏輯電路。因此，確定DSP作為主控制器，需要完成的功能包括1)、2)和3)，F(xiàn)PGA作為從控制器，需要完成的功能是4)、5)和6)。二者之間交換的數(shù)據(jù)包括:DSP從FPGA讀取電機(jī)的速度檢測(cè)值、電流檢測(cè)值，DSP下發(fā)電流環(huán)計(jì)算結(jié)果給FPGA。

2 DSP功能設(shè)計(jì)

主控制器DSP承擔(dān)的功能主要是控制算法的計(jì)算，2臺(tái)電機(jī)的速度環(huán)和電流環(huán)均采用的增量式數(shù)字PI控制算法，控制算式為

式中:u(k)為當(dāng)前輸出;u(k－1)為前次輸出;e(k)為當(dāng)前偏差;e(k－1)為前次偏差;KP為比例系數(shù);KI為積分系數(shù)。

DSP的程序分為兩個(gè)部分:主程序和中斷處理程序，流程如圖2所示。電流環(huán)計(jì)算頻率為10kHz，速度環(huán)計(jì)算頻率為1kHz。

圖2 DSP的主程序和中斷程序流程Fig.2 The programming flowchart of DSP

兩臺(tái)BLDCM的速度指令可以獨(dú)立輸入，也可以給出協(xié)同關(guān)系，由中斷處理程序中的速度同步模塊進(jìn)行處理，非常簡(jiǎn)便。

3 FPGA功能設(shè)計(jì)

在從控制器FPGA的設(shè)計(jì)中，采用自頂至下的設(shè)計(jì)方法。將FPGA需要完成的功能劃分為若干個(gè)功能獨(dú)立的功能模塊，各個(gè)模塊可以單獨(dú)進(jìn)行測(cè)試、驗(yàn)證，然后在頂層實(shí)體中直接調(diào)用。該方法可以縮短開發(fā)時(shí)間，便于查找問(wèn)題、修改和功能升級(jí)。根據(jù)FPGA所承擔(dān)的功能、結(jié)合FPGA的特點(diǎn)，劃分了雙口RAM模塊、PWM發(fā)生模塊、A/D控制模塊、BLDCM1速度檢測(cè)模塊和BLDCM2速度檢測(cè)模塊等5個(gè)功能模塊，如圖3所示。設(shè)計(jì)流程如下:

1)采用VHDL完成設(shè)計(jì)輸入;

2)綜合和邏輯優(yōu)化;

3)布局、布線;

4)功能仿真和時(shí)序仿真;

5)布局優(yōu)化;

6)配置到EP2C8，硬件調(diào)試。

圖3 FPGA功能模塊圖Fig.3 The functional modules of FPGA

3.1 雙口RAM模塊設(shè)計(jì)

DSP與FPGA之間的所有數(shù)據(jù)都通過(guò)雙口RAM模塊交換，該模塊在FPGA內(nèi)部實(shí)現(xiàn)，不用外接專用的雙口RAM芯片，簡(jiǎn)化了控制平臺(tái)的結(jié)構(gòu)，提高了可靠性，充分利用現(xiàn)有硬件的資源，能夠?qū)崿F(xiàn)DSP與FPGA之間的高速數(shù)據(jù)交換。對(duì)DSP而言，F(xiàn)PGA就是一個(gè)片外存儲(chǔ)器，使用地址線、數(shù)據(jù)線和R/W信號(hào)即可輕松訪問(wèn)。雙口RAM模塊由兩個(gè)部分組成，一部分是調(diào)用Altera提供的基本宏功能產(chǎn)生的雙口RAM部分，另一部分是數(shù)據(jù)讀寫部分。數(shù)據(jù)讀寫部分采用有限狀態(tài)機(jī)實(shí)現(xiàn)，將FPGA需要上傳給DSP的數(shù)據(jù)，如速度檢測(cè)值、電流檢測(cè)值等，寫入雙口RAM部分;從雙口RAM部分讀取DSP寫入的電流環(huán)計(jì)算結(jié)果。

3.2 PWM發(fā)生模塊設(shè)計(jì)

采用三角波比較法產(chǎn)生PWM，將DSP下發(fā)的2臺(tái)BLDCM電流環(huán)計(jì)算結(jié)果與模塊中增減計(jì)數(shù)器產(chǎn)生的同一三角波進(jìn)行比較后產(chǎn)生12路PWM信號(hào)。計(jì)算結(jié)果大于三角波數(shù)值時(shí)，輸出上橋功率管的導(dǎo)通信號(hào);計(jì)算結(jié)果小于三角波數(shù)值時(shí)，輸出上橋功率管的關(guān)閉信號(hào)。導(dǎo)通相序相應(yīng)的下橋功率管恒導(dǎo)通。在導(dǎo)通時(shí)間段的中點(diǎn)，產(chǎn)生A/D啟動(dòng)信號(hào)。通過(guò)改變PWM發(fā)生模塊的參數(shù)，即可方便的調(diào)整PWM斬波頻率。在關(guān)閉時(shí)間段的中點(diǎn)同時(shí)載入2臺(tái)電機(jī)的電流環(huán)計(jì)算結(jié)果，保證電機(jī)PWM信號(hào)的同步。PWM發(fā)生模塊的設(shè)計(jì)時(shí)序如圖4所示，圖中，M1PWMIN和M2PWMIN分別是DSP下發(fā)的2臺(tái)BLDCM的電流環(huán)計(jì)算結(jié)果，TRI－ANG是增減計(jì)數(shù)器產(chǎn)生的三角波，ADSRART是A/D啟動(dòng)信號(hào)，M1PWMVx和M2PWMVy分別是2臺(tái)BLDCM的PWM信號(hào)。

圖4 PWM發(fā)生模塊時(shí)序圖Fig.4 The timing diagram of PWM module

3.3 A/D控制模塊設(shè)計(jì)

使用有限狀態(tài)機(jī)設(shè)計(jì)了A/D控制器來(lái)實(shí)現(xiàn)A/D的采樣控制。有限狀態(tài)機(jī)的時(shí)序根據(jù)AD7865的時(shí)序編寫，如圖5所示，分為開始、等待啟動(dòng)信號(hào)、開始轉(zhuǎn)換、等待轉(zhuǎn)換結(jié)束、讀取1通道結(jié)果、讀取2通道結(jié)果、讀取3通道結(jié)果和讀取4通道結(jié)果等狀態(tài)。AD7865的工作頻率和PWM的載波頻率一致，都是10kHz，并且在導(dǎo)通時(shí)間段的中點(diǎn)進(jìn)行母線電流采樣。

圖5 A/D模塊的狀態(tài)機(jī)Fig.5 The state machine of A/D module

3.4 速度檢測(cè)模塊設(shè)計(jì)

BLDCM的額定轉(zhuǎn)速是3000 r/min，使用T法測(cè)速可以得到較高精度。考慮到開關(guān)型霍爾器件只對(duì)S磁極作用引起的霍爾信號(hào)正負(fù)半周期不對(duì)稱的問(wèn)題，對(duì)霍爾信號(hào)的1個(gè)完整周期進(jìn)行計(jì)數(shù)來(lái)檢測(cè)速度，即在霍爾信號(hào)的上升沿開始計(jì)數(shù)，在下一個(gè)上升沿結(jié)束計(jì)數(shù)。將霍爾信號(hào)的上升沿進(jìn)行了處理，保證對(duì)霍爾信號(hào)的每個(gè)周期都能夠計(jì)數(shù)。BLDCM速度的計(jì)算公式為式中:n為電機(jī)速度，單位是r/min;f為計(jì)數(shù)時(shí)鐘頻率，單位是Hz;p為BLDCM的極對(duì)數(shù);M為計(jì)數(shù)值。

模塊的計(jì)數(shù)時(shí)鐘頻率是10kHz。最終，BLDCM的速度計(jì)算公式為

按照式(3)處理霍爾信號(hào)計(jì)數(shù)值，得到了BLDCM的速度，將其作為速度檢測(cè)模塊的輸出。

4 仿真結(jié)果

圖6 PWM發(fā)生模塊的時(shí)序仿真結(jié)果Fig.6 The timing simulation result of PWM module

如前所述，按照FPGA功能模塊的設(shè)計(jì)流程，對(duì)各個(gè)功能模塊進(jìn)行了功能仿真和時(shí)序仿真。在QuartusII 7.0的環(huán)境中創(chuàng)建了功能模塊的矢量波形文件，使用該文件作為激勵(lì)，進(jìn)行了功能仿真和時(shí)序仿真。其中，PWM發(fā)生模塊和速度檢測(cè)模塊的時(shí)序仿真結(jié)果如圖6和圖7所示。圖6中，M1和M2分別表示BLDCM1和BLDCM2的信號(hào)。MxHy是三相霍爾輸入信號(hào)，MxPWMIN是DSP下發(fā)的電流環(huán)計(jì)算結(jié)果，MxPWMVy是6路PWM輸出信號(hào)，輸出信號(hào)低電平時(shí)功率管導(dǎo)通。從圖6(a)可以看出，電流環(huán)計(jì)算結(jié)果可以獨(dú)立給定，即電機(jī)是速度獨(dú)立運(yùn)行還是速度協(xié)同運(yùn)行可由DSP確定。由圖6(b)可知，A/D啟動(dòng)信號(hào)是在導(dǎo)通時(shí)間段中點(diǎn)產(chǎn)生的。圖7中，CLK是計(jì)數(shù)時(shí)鐘，HALL是霍爾輸入信號(hào)，SPEEDTEMP是計(jì)數(shù)值，SPEEDOUT是計(jì)算得到的電機(jī)速度。從圖7(a)可以看出，速度檢測(cè)模塊能夠?qū)γ總€(gè)霍爾信號(hào)進(jìn)行計(jì)數(shù)，得到相應(yīng)的計(jì)數(shù)值和真實(shí)速度。圖7(b)中，HA－C、HA－D、HA－A 和 HAB依次對(duì)HALL信號(hào)進(jìn)行延時(shí)，當(dāng)后兩個(gè)信號(hào)的組合HA－BUF－A等于2，即霍爾信號(hào)出現(xiàn)上升沿時(shí)，產(chǎn)生計(jì)數(shù)啟動(dòng)信號(hào)START?；魻栃盘?hào)的下一個(gè)上升沿來(lái)臨時(shí)，前兩個(gè)信號(hào)的組合HA－BUF－B等于2，產(chǎn)生計(jì)數(shù)停止信號(hào)STOP。2個(gè)計(jì)數(shù)時(shí)鐘周期后，又開始了新的計(jì)數(shù)。能夠完成對(duì)霍爾信號(hào)的每個(gè)周期進(jìn)行計(jì)數(shù)的功能。仿真結(jié)果表明，各個(gè)功能模塊的功能和時(shí)序能夠滿足要求。

圖7 速度檢測(cè)模塊的時(shí)序仿真結(jié)果Fig.7 The timing simulation result of speed acquisition module

5 實(shí)驗(yàn)結(jié)果

速度伺服實(shí)驗(yàn)系統(tǒng)使用的BLDCM的參數(shù)是:額定電壓200 V;額定轉(zhuǎn)速3000 r/min、額定轉(zhuǎn)矩1.6 N·m;極對(duì)數(shù) 3;轉(zhuǎn)子轉(zhuǎn)動(dòng)慣量 2.79×10－4kg·m2;相電阻 1.54 Ω;相繞組自感 6.5 mH;相繞組互感0.62 mH。BLDCM的繞組為星型連接，采用兩相導(dǎo)通三相六狀態(tài)的工作方式，使用開關(guān)型霍爾元件A3144進(jìn)行換相和速度檢測(cè)。

驅(qū)動(dòng)器包括功率電路、隔離電路、電流檢測(cè)電路、A/D電路等。功率電路選用IRAMS10UP60B集成功率模塊。選用高速光耦HCPL2531實(shí)現(xiàn)PWM信號(hào)的隔離。選用霍爾電流傳感器LTS6－NP檢測(cè)母線電流。A/D選用14位、4通道同時(shí)采樣、并行輸出的AD7865AS－2。

對(duì)2臺(tái)BLDCM進(jìn)行同步控制的實(shí)驗(yàn)結(jié)果如圖8所示，BLDCM1的速度是2500 r/min，BLDCM 2以2800 r/min的速度跟隨運(yùn)行。同時(shí)對(duì)2臺(tái)BLDCM進(jìn)行獨(dú)立控制的實(shí)驗(yàn)波形如圖9所示，BLDCM1的速度在2500 r/min和－2150 r/min之間交替變化;BLDCM2的速度在－2200 r/min和1800 r/min之間交替變化。

圖8 BLDCM速度同步控制Fig.8 Synchronizing speed control of BLDCM

圖9 BLDCM速度獨(dú)立控制Fig.9 Individual speed control of BLDCM

5 結(jié)語(yǔ)

設(shè)計(jì)了一種基于DSP和FPGA的電機(jī)速度伺服驅(qū)動(dòng)控制平臺(tái)，采用自頂至下的模塊化設(shè)計(jì)方法實(shí)現(xiàn)了DSP和FPFA的功能設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，該驅(qū)動(dòng)控制平臺(tái)能夠很好的同時(shí)完成對(duì)2臺(tái)BLDCM的獨(dú)立或者協(xié)同速度伺服控制。該方案簡(jiǎn)化了速度伺服系統(tǒng)的結(jié)構(gòu)、降低了成本，并且具有良好的功能擴(kuò)展性和實(shí)現(xiàn)多電機(jī)的復(fù)雜速度伺服控制的能力。在高精度的速度伺服系統(tǒng)中，也具有很好的應(yīng)用前景。

［1］TAHAMI F，KAZWMI R，F(xiàn)ARHANGHI S.A novel driver assist stability system for all-wheel-drive electric vehicles［J］.IEEE Transactions on Vehicular Technology，2003，52(3):683－692.

［2］SHIM H M，HONG J P，CHUNG S B，et al.A powered wheelchair controller based on master-slave control architecture［C］//Proceedings of IEEE International Symposium on Industrial Electronics，June 12 －16，2001，Pusan，South Korea.2001，3:1553－1556.

［3］熊光明，曹曉燕，高峻峣，等.基于速度控制的輪式滑動(dòng)轉(zhuǎn)向移動(dòng)機(jī)器人航向跟蹤［J］.北京理工大學(xué)學(xué)報(bào).2004，24(8):663－666.XIONG Guangming，CAO Xiaoyan，GAO Junyao，et al.Heading following of wheeled skid-steer mobile robots based on speed control［J］.Journal of Beijing Institute of Technology.2004，24(8):663－666.

［4］AL-AYASRAH O，ALUKAIDEY T，PISSANIDIS G.DSP based n-motor speed control of brushless DC motors using external fpga design［C］//IEEE International Conference on Industrial Technology，December 15 － 17，2006，Mumbai，India.2006:627－631.

［5］ZHANG Da，LI Hui.A stochastic-based FPGA controller for an induction motor drive with integrated neural network algorithms［J］.IEEE Transactions on Industrial Electronics，2008，55(2):551－561.

［6］DUBEY R，AQARWAL P，VASANTHA K M，Programmable logic devices for motion control-a review［J］.IEEE Transactions on Industrial Electronics，2007，54(1):559 －566.

［7］AL-AYASRAH O，ALUKAIDEY T，PISSANIDIS G.Mixed signal DSP based multi task motion control system using external FPGA structural design［C］//IEEE Indicon Conference，December 11－13，2005，Chennai，India.2005:419 －422.

［8］XU Dong，WANG Tianmiao，WEI Hongxing，et al.A new dualcore permanent magnet synchronous motor servo system ［C］//IEEE Conference on Industrial Electronics and Applicatons，May 25 －27，2009，Xi’an，China.2009:715 －720.

［9］LI Bo，SUN Li，KANG Erliang，et al.High performance and full digital AC position servo system［C］//International Conference on Electrical Machines and Systems，September 27－29，2005，Nanjing，China.2005，3:1869 －1872.

［10］BAI Yucheng，TANG Xiaoqi，CHEN Jihong，et al.Research on ultra-low speed control of PMSM in servo system ［C］//World Congress on Intelligent Control and Automation，June 25－27，2008，Chongqing，China.2008:2381 －2386.

［11］王大彧，郭宏.采用DSP和FPGA直驅(qū)閥用音圈電機(jī)驅(qū)動(dòng)控制系統(tǒng)［J］.電機(jī)與控制學(xué)報(bào)，2011，15(4):7－12 WANG Dayu，GUO Hong.A DSP and FPGA based drive control system for voice coil motor used in direct drive valve［J］.Electric Machines and Control，2011，15(4):7 －12.