張毅，申川

（中國工程物理研究院總體工程研究所 四川 綿陽 621900）

環(huán)境試驗中采用的存儲測試技術是將數(shù)據采集、信號調理及數(shù)據存儲3部分集成于小型記錄儀中，置入到被測試件體內與被測試件一起進行跌落等高撞擊環(huán)境試驗，實時完成信息的快速采集與記憶，試后回收記錄儀，由計算機處理和再現(xiàn)加速度時間歷程曲線的一種動態(tài)測試技術。

為實現(xiàn)雙通道200 ksps同步采樣，存儲時間10 s的存儲測試系統(tǒng)，設計了基于16位高速轉換器AD7654、非易失性高速并行FRAM存儲器M28W640和C8051F340的并行數(shù)據轉換存儲電路，文中主要介紹了存儲器與C8051F340的接口電路及相應的讀寫中斷服務程序。

1 高速并行FRAM存儲器的主要特點及功能

在數(shù)據存儲上，分析研究了多種存儲介質的特性后，采用了非易失性高速并行FRAM存儲器M28W640。

美國Ramtron公司鐵電存儲器（FRAM）的核心技術是鐵電晶體材料，這一特殊材料使鐵電存儲器同時擁有隨機存取記憶體（RAM）和非易失性存儲器的特性，所以不需要定時刷新，能在斷電情況下長期保存數(shù)據，具有高速讀寫、超低功耗和無限次寫入等特性，并且溫度特性優(yōu)越，抗輻射能力強，特別適合在航天軍工領域中使用[1－3]。

M28W640的主要特點是：64 Mbit鐵電非易失性隨機，結構為4 Mbit×16位；頁操作模式達到40 MHz；無限次的讀寫次數(shù)，寫數(shù)據無延時；與SRAM兼容；低功耗操作；工作電壓:2.6～3.6 V，待機電流 18 mA，其管腳主要功能如表 1 所示。

表1 管腳功能Tab.1 Function of electron tubes

M28W640通過6種標準的總線操作來控制，即總線讀（Read）、 總 線 寫 （Write）、 輸 出 禁 止 （Output disable）， 待 命（Standby），待命和復位（Standby and reset）。 文中簡要介紹前兩者。

總線讀操作用于將存儲陣列中的內容讀出來，為了執(zhí)行讀操作，片選E和輸出使能G都必須為低電平。片選E應被用于使能芯片，而輸出使能G應用于將數(shù)據導出。讀數(shù)據依靠以前寫入存儲器的命令，見圖1的波形圖，當離開復位態(tài)或在加電后，寫模式是芯片默認狀態(tài)；總線寫操作是將命令寫入存儲器或者將輸入的數(shù)據鎖存。當片選E和寫使能W都處于低電平，且輸出使能G高電平時，寫操作被激活。無論誰先出現(xiàn)，當遇見寫使能W或片選E的上升沿時，命令、輸入數(shù)據和地址被鎖存住。見圖2（E控制）。

圖1 讀波形Fig.1 Read AC waveforms

圖2 寫波形，片選控制Fig.2 Write AC waveforms， chip enable controlled

2 接口電路設計

設計上首先需要考慮的是系統(tǒng)可靠性、穩(wěn)定性，其次是小型化、多功能集成化。為此采用了帶ADC和USB接口控件的Cygnal C8051F系列集成SOC混合信號片上系統(tǒng)C8051F340對存儲器進行邏輯時序控制，其具有高速、低功耗、集成度高、體積小，低功耗的特點。C8051F340使用Silicon Labs的專利CIP－51微控制器內核，與MCS－51指令集完全兼容，具有標準8052的所有外設部件，包括4個16位計數(shù)器/定時器、兩個具有擴展波特率配置的全雙工UART、一個增強型SPI端口、多達4 352字節(jié)的內部RAM、128字節(jié)特殊功能寄存器（SFR）地址空間及多達40個I/O引腳。

接口電路如圖3所示，其中P0口分配給16 bit的AD轉換器及鎖存器的控制端。P1.0～P1.7連接8位數(shù)據端口，上位機通過P1口讀寫存儲器；系統(tǒng)實現(xiàn)雙通道200 ksps采樣10 s，且16位分辨率的 AD轉換， 需 22根地址線占用 P2.0～P4.5口，用來給4 MW的外存儲器尋址。P4.7、P4.6接 M28W640的片選E和輸出使能G，存儲器數(shù)據輸入端口DQ1～DQ15直接與AD轉換器的輸出D0～D15連接，系統(tǒng)采用上電立即開始轉換并將采樣結果直接寫入存儲器的方式，這里不詳細敘述

[4]。

由于存儲器采用4 Mbit×16位的存儲模式，而數(shù)據總線端口P1僅8位，所以當上位機讀寫外存儲器中數(shù)據時，都需要一個8 bit數(shù)據鎖存器[5－6]。選用74HC373低噪聲高速鎖存器，當鎖存使能LE為高電平時，在D0～D7端的數(shù)據進入鎖存器中D型觸發(fā)器，此時觸發(fā)器中數(shù)據隨輸入數(shù)據的變化而變化，但當LE變?yōu)榈碗娖綍r，將LE的下降沿時的數(shù)據鎖存住，此時鎖存器中數(shù)據不再變化。當OE變?yōu)榈碗娖綍r，將鎖存的8位數(shù)據輸出到數(shù)據總線上。如圖，P0.4接鎖存器D12的輸出使能端 OE1，P0.3接鎖存器 D13的輸出使能端 OE2，D13鎖存器的輸入使能端LE2與M28W640的輸出使能端G相連，D12鎖存器的輸入使能端LE1與M28W640的寫使能端W相連。

3 讀寫程序

外存寫函數(shù)，用于將采樣參數(shù)設置等數(shù)據寫入外存儲器。將16 bit數(shù)據通過8位數(shù)據線傳輸?shù)酱鎯ζ鳎枰ㄟ^D13鎖存器先將高位字節(jié)鎖存再和低位字節(jié)一起送入外存儲器中，部分程序如下：

圖3 接口電路Fig.3 Circuit of interface

外存讀函數(shù)，用于將外存儲器中存儲的數(shù)據回讀到上位機。P1口接M28W640的低位數(shù)據 DQ0～DQ7，M28W640的高位數(shù)據DQ8～DQ15通過鎖存器D12再接到P1口。這樣先將M28W640輸出的高字節(jié)鎖存進D12，在低字節(jié)讀出后再讀出高字節(jié)。

4 結束語

存儲測試系統(tǒng)在環(huán)境試驗的某些特殊場合使用，可以避免使用測量導線帶來的不便，采用鐵電存儲器作為存儲元器件，能夠快速準確地記錄試驗數(shù)據，并且長時間保存存儲數(shù)據，延長實時數(shù)據記錄儀的使用壽命。同時，鐵電存儲器可以簡化系統(tǒng)硬件設計和軟件編程，降低系統(tǒng)成本，提高系統(tǒng)的可靠性。

[1]趙添，張英杰，任思穎.淺談航天領域中的鐵電存儲器[J].科技創(chuàng)新導報，2010，36:11.ZHAO Tian，ZHANG Ying-jie，REN Si-ying.The discuss of FRAM in aerospace engineering[J].Science and Technology Consulting Herald， 2010，36:11.

[2]SheikholeslamiA， Gulak P G.A survey ofcircuit innovations in ferroelectric random access memories[J].Proceedings of the IEEE，2000，88（5）:667－689.

[3]Kim K，Song Y J.Integration technology for ferroelectric memory devices[J].Microelectronics Reliability，2003，43（3）:385－398.

[4]劉航，張玉紅.串行鐵電數(shù)據存儲器在智能配電箱中的應用[J].吉林建筑工程學院學報，2010，27（4）:57－59.LIU Hang，ZHANG Yun-hong.The application ofserial ferroelectric RAM to intelligent distributing box[J].Journal of Jilin Architectural and Civil Engineering，2010，27（4）:57－59.

[5]林春平，張興龍.鐵電存儲器在機艙油氣濃度數(shù)據記錄儀的應用[J].中國航海，2010，33（1）:30－34.LIN Chun-ping，ZHANG Xing-long.Application of FRAM in engine room oil gas data-logger[J].Navigation of China，2010，33（1）：30－34.

[6]周欣，鐵電存儲器FRAM在風速儀中的應用[J].電氣電子教學學報，2009，31（3）:62－64.ZHOU Xin.Application of FRAM using SPI in anemoscope[J].Journal of Electrical & Electronic Engineering Education，2009，31（3）:62－64.