田亮亮，杜太行，程志華

（河北工業(yè)大學(xué) 信息工程學(xué)院，天津 300401）

在斷路器瞬動(dòng)校驗(yàn)或是其他電力設(shè)備、元件的短路試驗(yàn)中，為了保證精確的校驗(yàn)、試驗(yàn)電流，需要采用交流選相合閘技術(shù)。這是由于合閘相角不同，電路中產(chǎn)生的暫態(tài)電流（電流的非周期分量）也不相同，暫態(tài)電流的產(chǎn)生會(huì)直接影響校驗(yàn)、試驗(yàn)電流的精度。通過(guò)研究發(fā)現(xiàn)，只有當(dāng)合閘相角等于回路功率因數(shù)角時(shí)不產(chǎn)生電流的非周期分量，才能保證校驗(yàn)電流精度。選相合閘系統(tǒng)要解決的問(wèn)題就是消除檢測(cè)回路中的非周期分量，即怎樣控制執(zhí)行器在規(guī)定的時(shí)間內(nèi)合閘且回路中不產(chǎn)生非周期分量，以防止檢測(cè)過(guò)程中斷路器誤動(dòng)作的產(chǎn)生，造成產(chǎn)品的檢測(cè)誤差，對(duì)人類的生命和財(cái)產(chǎn)造成威脅。

有些文獻(xiàn)也提到過(guò)一些關(guān)于用單片機(jī)作主控芯片控制選相合閘[1-2]，但是在選相精度和可靠性上存在著一定問(wèn)題。高精度的選相合閘技術(shù)在要求高速率數(shù)據(jù)采集的同時(shí)對(duì)數(shù)據(jù)處理能力的要求也很高。但是對(duì)于單片機(jī)來(lái)說(shuō)，當(dāng)采樣點(diǎn)數(shù)過(guò)多，數(shù)據(jù)采集速率過(guò)快時(shí)，微處理器處理數(shù)據(jù)（需要對(duì)取樣的數(shù)據(jù)作FFT變換）的速度就會(huì)變得很慢，造成嚴(yán)重誤差，甚至延時(shí)超過(guò)幾十秒；而要使單片機(jī)的數(shù)據(jù)處理速度變快，采樣點(diǎn)就得取得相對(duì)少些，這樣就使得芯片的數(shù)據(jù)采集速度與數(shù)據(jù)處理速度相互制約存在著矛盾。因此想要實(shí)現(xiàn)高速數(shù)據(jù)采集和提高數(shù)據(jù)處理能力，就得在微處理器的選型和控制的方法上考慮解決方案。

本文從硬件的選型設(shè)計(jì)和選相合閘方式入手，深入分析并闡述目前選相合閘技術(shù)中存在的普遍問(wèn)題，提出一種新型基于數(shù)據(jù)處理的單片機(jī)選相合閘系統(tǒng)，而且便于與斷路器主檢測(cè)回路融入結(jié)合。因此該研究取得的技術(shù)成果將會(huì)得到更廣泛的應(yīng)用，也將會(huì)對(duì)我國(guó)電力能源的發(fā)展和應(yīng)用產(chǎn)生具大的推動(dòng)作用。

1 選相合閘系統(tǒng)的設(shè)計(jì)

選相合閘的基本過(guò)程是：PC機(jī)（上位機(jī)）作為主機(jī)完成控制試驗(yàn)任務(wù)，根據(jù)要求向單片機(jī)發(fā)出合閘命令，單片機(jī)（下位機(jī)）接到命令后，執(zhí)行數(shù)據(jù)采集和數(shù)據(jù)處理，并根據(jù)前期測(cè)得的合閘相角（由FFT變換求得）計(jì)算延時(shí)時(shí)間，然后進(jìn)行選相合閘。

選項(xiàng)合閘原理框圖如圖1所示。

圖1 選相合閘原理框圖Fig.1 Principle diagram of selection based

1.1 功率因數(shù)角的確定

如式（1）把采樣的信號(hào)轉(zhuǎn)化成離散的數(shù)字信號(hào)，采用FFT變換[3]可以計(jì)算出電壓、電流初相，計(jì)算方法如式（2）

具體計(jì)算過(guò)程參照文獻(xiàn)[4]，這里不再累述，其中，φ是信號(hào)的初始相位，f0是電壓、電流信號(hào)的頻率，T1是A/D采樣周期，n是采樣點(diǎn)的編號(hào)，采用式（2）可以分別計(jì)算出電壓和電流的初始相位，二者之差即為功率因數(shù)角。

以下是對(duì)上述算法進(jìn)行仿真。設(shè)T1=0.001 s，N=1 024，f0=50 Hz，初始相位φ=0～π變化時(shí)，計(jì)算結(jié)果的誤差如圖2所示。

圖2 初始相位變化時(shí)相位計(jì)算的絕對(duì)誤差Fig.2 The absolute error of the phase when the initial phase changed

從圖1中可以看到，初始相位計(jì)算的絕對(duì)誤差最大值小于0.003。

1.2 選相控制思路

上文可知，功率因數(shù)的計(jì)算需要對(duì)采集的大量數(shù)據(jù)作FFT計(jì)算，而該方式計(jì)算的準(zhǔn)確度在很大程度上要求采樣個(gè)數(shù)N取較大值，以降低計(jì)算誤差。若以采樣信號(hào)的一個(gè)周期20 ms為采樣時(shí)間窗的話，要增大N的值則必須提高采樣頻率。目前的選相合閘系統(tǒng)選相精度偏低很大程度上是由于采樣速率較低，造成相位計(jì)算誤差較大，當(dāng)然也取決于合閘執(zhí)行器的性能及控制時(shí)間的計(jì)算等誤差大小。

但若增大采樣點(diǎn)的個(gè)數(shù)，即增大N值，單片機(jī)作FFT運(yùn)算的工作量就會(huì)明顯增大。一般的中檔單片機(jī)對(duì)214個(gè)16位數(shù)據(jù)作FFT計(jì)算，大約需要幾十秒，甚至更長(zhǎng)，而要提高單片機(jī)的計(jì)算速度就得減少采樣點(diǎn)，但這樣卻會(huì)增大計(jì)算誤差。因此增大采樣點(diǎn)與提高數(shù)據(jù)運(yùn)算速率之間存在著矛盾。

傳統(tǒng)的選相技術(shù)在選相延時(shí)過(guò)程中，以合閘瞬間檢測(cè)瞬時(shí)相位作延時(shí)參考，再由功率因數(shù)角推算延時(shí)時(shí)間，執(zhí)行合閘。在計(jì)算相位過(guò)程中，由于計(jì)算時(shí)間較長(zhǎng)（作FFT運(yùn)算），而這段時(shí)間并能保證頻率是否會(huì)出現(xiàn)波動(dòng)。若頻率存在波動(dòng)，即使瞬時(shí)相位計(jì)算再準(zhǔn)確，合閘執(zhí)行器也會(huì)出現(xiàn)較大的動(dòng)作誤差。因此應(yīng)該從方式上解決這種誤差的存在。

綜觀以上問(wèn)題，本文提出了一種新的解決方案：

1）選用AD轉(zhuǎn)換速率快、精度高和中斷周期短的高性能單片機(jī)作為下位機(jī)進(jìn)行數(shù)據(jù)采集、存儲(chǔ)及合閘控制，由上位機(jī)的Windows程序進(jìn)行數(shù)據(jù)處理，計(jì)算功率因數(shù)角。該方法也便于與主檢測(cè)系統(tǒng)進(jìn)行融入結(jié)合。

2）在測(cè)量功率因數(shù)角時(shí)，采用現(xiàn)代數(shù)字鎖相倍頻的方法實(shí)現(xiàn)同步采樣。首先捕獲電壓零點(diǎn)用定時(shí)器測(cè)量信號(hào)的周期，根據(jù)倍頻數(shù)（采樣點(diǎn)數(shù)N）求出倍頻信號(hào)周期（采樣間隔時(shí)間），再利用定時(shí)器來(lái)產(chǎn)生倍頻信號(hào)啟動(dòng)A/D轉(zhuǎn)換，進(jìn)行整周期采樣。

3）單片機(jī)收到合閘命令后，為了防止頻率波動(dòng)引起誤差，先采用零點(diǎn)檢測(cè)的方法測(cè)量實(shí)時(shí)頻率，再根據(jù)先前額定電流時(shí)測(cè)得的功率因數(shù)角計(jì)算延時(shí)時(shí)間，然后捕獲電壓零相位點(diǎn)，延時(shí)合閘。

1.3 硬件控制系統(tǒng)

1.3.1 單片機(jī)最小系統(tǒng)

本文選用的是C8051F060單片機(jī)，采用Cygnal公司CIP-51微控制器內(nèi)核的一款新型的高性能C51系列單片機(jī)。與傳統(tǒng)的C51單片機(jī)相比，C8051F060單片機(jī)70%的指令的執(zhí)行時(shí)間為1或2個(gè)系統(tǒng)時(shí)鐘周期，只有4條指令的執(zhí)行時(shí)間大于4個(gè)系統(tǒng)時(shí)鐘周期[5]。它具有59個(gè)數(shù)字I/O引腳，片內(nèi)集成兩個(gè)16位、1 Ms/s的AD轉(zhuǎn)換器，并帶有DMA控制器，可尋址64 kB地址空間的外部數(shù)據(jù)存儲(chǔ)器接口和眾多的獨(dú)立I/O端口，可以擴(kuò)展大量的外部存儲(chǔ)器。

利用DMA方式實(shí)現(xiàn)存儲(chǔ)器與I/O設(shè)備之間直接進(jìn)行高速數(shù)據(jù)傳送，不需要CPU的干預(yù)，及時(shí)將ADC采樣值直接寫(xiě)入指定的XRAM區(qū)域。外部數(shù)據(jù)存儲(chǔ)器XRAM為IDT71V124SA，該芯片最大容量可擴(kuò)展為128 K，本設(shè)計(jì)根據(jù)需要選用64 K。如圖3所示。

1.3.2 同步信號(hào)電路

電壓同步信號(hào)的檢測(cè)電路主要用作電壓零點(diǎn)的檢測(cè)以及數(shù)字鎖相倍頻的信號(hào)輸入，如圖4所示。該電路將交流電壓互感器輸出的5 V正弦信號(hào)處理成方波信號(hào)，然后連接到C8051F060單片機(jī)的外部中斷引腳INT0。反相比較器LM339輸出正負(fù)12 V的方波，經(jīng)過(guò)電位器分壓及二極管的處理變?yōu)? V與2 V交替出現(xiàn)的方波。由反向器取反后進(jìn)入單片機(jī)的中斷引腳INT0。

1.3.3 合閘執(zhí)行器電路

在交流選相合閘中，傳統(tǒng)的交流接觸器、繼電器已經(jīng)無(wú)法滿足現(xiàn)代電力設(shè)備的高要求。選相合閘技術(shù)要求合閘執(zhí)行器的線性度要好、合閘動(dòng)作快且能耐大電流等性能。本文選用可控硅作為合閘執(zhí)行器，使開(kāi)關(guān)動(dòng)作時(shí)間達(dá)到了微秒級(jí)（1μs合0.018°相角），精度很高。執(zhí)行器回路由雙向晶閘管和阻容吸收裝置以及光耦組成，如圖5所示，反并聯(lián)的兩個(gè)晶閘管門(mén)極分別接在光耦的兩個(gè)輸出端上，為了避免執(zhí)行器的誤動(dòng)作產(chǎn)生，同時(shí)由單片機(jī)的兩個(gè)引腳來(lái)控制合閘命令，P2.0引腳電平取反，與P2.1引腳電平作“與非”處理后作為光耦的控制信號(hào)，只有P2.0為低電平、P2.1為高電平時(shí)，光耦才會(huì)導(dǎo)通，保證執(zhí)行器動(dòng)作的可靠性。另外在電源端加入阻容吸收，這樣是為了消除電源電壓突變時(shí)晶閘管的失控現(xiàn)象。

圖3 單片機(jī)最小系統(tǒng)電路Fig.3 Circuit diagram of single-chip computer

圖4 電壓同步信號(hào)電路Fig.4 Circuit diagram of synchronous voltage

圖5 合閘執(zhí)行器電路Fig.5 Circuit diagram of executive device

1.4 軟件系統(tǒng)設(shè)計(jì)

軟件設(shè)計(jì)分為C8051F060單片機(jī)采集、通訊程序和Windows程序的設(shè)計(jì)。

在斷路器的檢測(cè)實(shí)驗(yàn)中，功率因數(shù)角的測(cè)量要在做額定電流實(shí)驗(yàn)時(shí)完成。交流采樣時(shí)，將兩個(gè)ADC設(shè)在單端方式和由外部信號(hào)啟動(dòng)轉(zhuǎn)換方式，且配置為同時(shí)采樣，由電壓同步信號(hào)經(jīng)數(shù)字倍頻后由引腳P0.4輸出周期為采樣頻率的方波，由方波的下降沿啟動(dòng)ADC0和ADC1進(jìn)行電壓、電流信號(hào)的采集，同時(shí)采集的數(shù)據(jù)通過(guò)DMA方式直接存儲(chǔ)到存儲(chǔ)芯片IDT71V124SA中，保證了ADC的高速采集。ADC0和ADC1啟動(dòng)信號(hào)的外部輸入端分別為CNVSTR0和CNVSTR1。

1.4.1 單片機(jī)程序設(shè)計(jì)

1）數(shù)字鎖相倍頻

同步采樣由數(shù)字鎖相倍頻技術(shù)來(lái)實(shí)現(xiàn)，硬件電路極其簡(jiǎn)單，使用方便，便于模塊化設(shè)計(jì)，非常適合嵌入式系統(tǒng)應(yīng)用。

數(shù)字倍頻利用C8051F060單片機(jī)內(nèi)部定時(shí)器來(lái)實(shí)現(xiàn)。如圖3所示，外部輸入信號(hào)從P0.2/INT0引腳輸入，經(jīng)過(guò)鎖相倍頻后的信號(hào)從P0.4引腳輸出。具體實(shí)現(xiàn)方法如下：

①利用INT0信號(hào)的電平變化和定時(shí)器T2實(shí)現(xiàn)輸入信號(hào)周期測(cè)定：置定時(shí)器T2為向上計(jì)數(shù)方式，即令TnEX=1，在INT0下降沿到來(lái)之際，啟動(dòng)定時(shí)器T2開(kāi)始對(duì)內(nèi)部時(shí)鐘（時(shí)鐘頻率）進(jìn)行計(jì)數(shù)，在下一個(gè)INT0下降沿到來(lái)之后，關(guān)閉定時(shí)器T2，讀取計(jì)數(shù)值M，并啟動(dòng)下一次定時(shí)過(guò)程。輸入信號(hào)周期為M/fclk；

②設(shè)倍頻數(shù)為N，則倍頻輸出信號(hào)周期為M/N×fclk；

③利用定時(shí)器T3實(shí)現(xiàn)倍頻方波信號(hào)輸出：置定時(shí)器T3為自動(dòng)重裝向下計(jì)數(shù)方式，對(duì)內(nèi)部時(shí)鐘進(jìn)行計(jì)數(shù)，計(jì)數(shù)初值為（M/2N）。定時(shí)結(jié)束產(chǎn)生中斷，并在中斷服務(wù)程序中使P0.4輸出引腳反相，即兩次定時(shí)中斷產(chǎn)生一個(gè)完整的輸出信號(hào)周期。鎖相倍頻的程序結(jié)構(gòu)如圖6所示。

圖6 數(shù)字鎖相倍頻流程圖Fig.6 Block diagram of phase-locked and frequency multiplication

輸出信號(hào)不僅要倍頻，而且應(yīng)與輸入信號(hào)同相，即在輸入信號(hào)的下降沿時(shí)刻應(yīng)同時(shí)出現(xiàn)倍頻輸出信號(hào)的下降沿。同步以一個(gè)輸入信號(hào)周期為時(shí)段，在輸入信號(hào)每個(gè)上升沿時(shí)刻，啟動(dòng)定時(shí)器T1并使P0.4輸出高電平，而在定時(shí)器T3產(chǎn)生了（2N-1）個(gè)定時(shí)中斷之后，關(guān)閉定時(shí)器T3，并使P0.4輸出低電平，等待下一個(gè)時(shí)段的同步時(shí)刻。

2）選相控制

選擇T4作為延時(shí)觸發(fā)事件的基準(zhǔn)源，定時(shí)中斷進(jìn)行選相合閘。C8051F060單片機(jī)系統(tǒng)時(shí)鐘是25 MHz，該定時(shí)器4為16位計(jì)數(shù)定時(shí)器，以系統(tǒng)時(shí)鐘12分頻作為時(shí)鐘源，設(shè)置為向下計(jì)數(shù)，為零時(shí)產(chǎn)生中斷，進(jìn)入中斷程序，定時(shí)器4每隔（12/25）μs計(jì)數(shù)減1，直至觸發(fā)時(shí)間到后實(shí)現(xiàn)選相控制。如選相角為q°，可計(jì)算出滯后電源電壓零相位的時(shí)間t=（q/360）·T，其中T為電壓周期，在計(jì)算延時(shí)時(shí)間前需檢測(cè)，T4初值N的計(jì)算方法如下：

實(shí)現(xiàn)方法是：電源電壓為零相位時(shí)，系統(tǒng)自動(dòng)產(chǎn)生中斷，根據(jù)設(shè)定好的合閘相角由式（3）計(jì)算出N并賦給T4。計(jì)時(shí)到時(shí)產(chǎn)生中斷，當(dāng)合閘命令信號(hào)為高電平時(shí)，輸出控制信號(hào)，實(shí)現(xiàn)選相合閘，即令P2.0為低電平、P2.1為高電平，如圖5所示。

1.4.2 Windows程序設(shè)計(jì)

Windows程序采用LabVIEW軟件進(jìn)行編程。

其中FFT變換程序如圖7所示，電壓、電流采樣數(shù)據(jù)由文本文件讀取，分別進(jìn)行FFT變換，最后計(jì)算出功率因數(shù)角。

另外，主程序采用485串口協(xié)議與下位機(jī)進(jìn)行通訊，可進(jìn)行遠(yuǎn)程控制合閘。

1.5 選相精度

本系統(tǒng)的數(shù)據(jù)實(shí)際采集速率為819.2 k，一個(gè)周期采樣點(diǎn)數(shù)為214個(gè)，在功率因數(shù)角的算法上進(jìn)一步減小了誤差。另外，本系統(tǒng)所選合閘執(zhí)行器為微秒級(jí)動(dòng)作開(kāi)關(guān)。經(jīng)實(shí)驗(yàn)，本系統(tǒng)選相精度在幾微秒左右，精度很高。

2 結(jié)束語(yǔ)

圖7 FFT變換程序Fig.7 Program of FFT

目前，微處理器被廣泛的應(yīng)用于交流選相技術(shù)的研究當(dāng)中，但由于微處理器的性能以及選相控制方式的不同，使得初始相位的計(jì)算結(jié)果及選相精度存在一定的誤差。本文從提高相位計(jì)算精度出發(fā)，采用高速采樣的高性能單片機(jī)進(jìn)行數(shù)據(jù)采集；另外，在合閘時(shí)，以電壓零相位取代瞬時(shí)相位作延時(shí)參考，避免了在瞬時(shí)相位計(jì)算過(guò)程中由頻率波動(dòng)引起的誤差。在功率因數(shù)角的計(jì)算上，采用FFT變換，由上位機(jī)進(jìn)行數(shù)據(jù)處理以取代單片機(jī)的計(jì)算，解決了由單片機(jī)對(duì)大量采樣數(shù)據(jù)進(jìn)行FFT計(jì)算造成的嚴(yán)重耗時(shí)問(wèn)題。通過(guò)實(shí)驗(yàn)，可以看出這種方法大大提高了功率因數(shù)角的測(cè)算精度，提高了選相合閘的準(zhǔn)確度。

[1]杜太行，弭艷芝，劉鑫，等.斷路器瞬動(dòng)特性檢測(cè)技術(shù)的研究[J].電工技術(shù)雜志，2003（8）：36-39.DU Tai-hang，MI Yan-zhi，LIU Xin，et al.The study of test technology on breaker’s instantaneous characteristic[J].Electrical Technology Magazine，2003（8）：36-39.

[2]杜太行，王曉義，曲炳鋒，等.塑料外殼式斷路器瞬動(dòng)校驗(yàn)電流選相合閘技術(shù)[J].低壓電器，2008（7）：50-53.DU Tai-hang，WANG Xiao-yi，QU Bing-feng，et al.The technology of phase selection making in the test of moulded case[J].Low Voltage，2008（7）：50-53.

[3]XIE Ming，DING Kang.Correction for frequency，amplitude and phase in FFT of harmonic signal[J].Mechanical System and Signal Processing，1996，10（2）：211-221.

[4]陳培穎，杜太行，弭艷芝，等.交流電器選相分合閘的控制技術(shù)[J].低壓電器，2004（4）：25-28.CHEN Pei-ying，DU Tai-hang，MI Yan-zhi，et al.Control technology of phase selection of AC eleetrical apparatus[J].Low Voltage，2004（4）：25-28.

[5]潘琢金，孫德龍，夏秀峰.C8051F單片機(jī)應(yīng)用解析[M].北京：北京航空航天大學(xué)出版社，2002.