楊昌福,王 堅2,周敏琦

(1.中國西南電子技術(shù)研究所，成都610036；2.總參陸航部成都地區(qū)軍事代表室，成都610036)

1 問題描述

某機載雷達設(shè)備在外場試飛的一次檢飛過程中，發(fā)現(xiàn)設(shè)備存在虛警。進行了多次現(xiàn)場試驗，先后排除了現(xiàn)場電磁環(huán)境、機上其它電子設(shè)備及其電纜等可能引入的干擾。

為進一步定位故障點，我們用備份雷達進行了對比試驗，在相同的電磁環(huán)境中備份雷達未出現(xiàn)虛警。隨后進行設(shè)備互換性試驗，即用備份雷達的收發(fā)處理機和功率放大器分別替換裝機雷達的相應(yīng)部分，試驗結(jié)果發(fā)現(xiàn)引起虛警的故障點位于裝機雷達的收發(fā)處理機內(nèi)部。

2 故障分析與定位

在排除了外部干擾和設(shè)備互換性試驗驗證的情況下，工作重點就放在裝機雷達收發(fā)處理機內(nèi)部進行故障分析和定位。

故障定位流程如圖1所示。

圖1 故障定位流程圖

具體故障排查流程按照以下步驟進行：

(1)按照單元技術(shù)要求對收發(fā)處理機內(nèi)部激勵單元、接收機、本振源、控制單元、信號處理單元分別進行檢查，對出現(xiàn)信號輸出異常的單元做進一步的分析和故障定位，如表1所示。

表1 故障排查項目表

從表1中可以看出，激勵單元、接收機、本振源、控制單元經(jīng)過單獨檢測，沒有發(fā)現(xiàn)故障。

(2)設(shè)備按照裝機狀態(tài)加電對外發(fā)射大功率微波信號，在接收端接收回波信號，按照系統(tǒng)信號流程對各單元的輸出信號進行檢測和分析，直到信號處理的FPGA數(shù)據(jù)輸出。

在經(jīng)過以上步驟的檢查后，可以確定虛警問題最有可能來自信號處理部分，所以進一步的排查目標為信號處理部分。

在設(shè)備加電發(fā)射的情況下，我們分兩步來分析隔離問題所在；第一步檢測A/D采樣后的雷達回波數(shù)據(jù)，第二步檢測FPGA緩存打包之后的數(shù)據(jù)。

我們用VISUAL-DSP軟件開發(fā)器對接收機I/Q信號經(jīng)過AD采樣后的數(shù)據(jù)進行讀取和分析，未發(fā)現(xiàn)數(shù)據(jù)有失真的情況。在觀察FPGA讀取AD單元采樣數(shù)據(jù)后并緩存打包后的數(shù)據(jù)時，發(fā)現(xiàn)目標檢測單元中FPGA讀取的數(shù)據(jù)不穩(wěn)定：在同一距離單元的一個CPI內(nèi)的數(shù)據(jù)存在跳變(正常情況下同一距離單元的數(shù)據(jù)相對穩(wěn)定)，數(shù)據(jù)跳變的位置不確定，數(shù)據(jù)跳變的次數(shù)約1～2次，這樣的數(shù)據(jù)跳變可能會導(dǎo)致設(shè)備虛警，還要結(jié)合其它的分析結(jié)果進行證實。

圖2為FPGA讀取的數(shù)據(jù)產(chǎn)生跳變的瞬間圖形。

圖3為數(shù)據(jù)跳變后的原始頻譜，可以看出，頻譜在低速通道有較大的展寬。

圖3 數(shù)據(jù)跳變后的頻譜圖

從圖3中可以看到，低頻端的譜線明顯抬高，20頻率通道以下的頻譜抬高情況比較嚴重。在試飛試驗中配置的協(xié)同目標，其速度頻率基本上都是低于20頻率通道的速度，設(shè)備為了能夠檢測到這些低速協(xié)同目標，只能將速度通道門限開得低于20，實際在第10速度通道左右，這樣低端抬高的頻譜分量也會進入下一級譜估計處理過程之中，會得出有目標的結(jié)論[1]。

經(jīng)過以上分析，可以確定設(shè)備出現(xiàn)虛警問題的原因就是：裝機雷達收發(fā)處理機信號處理部分FPGA數(shù)據(jù)跳變引起頻譜低端展寬，在給定的試飛試驗條件下，導(dǎo)致在雷達檢測通道內(nèi)形成虛警目標。

3 機理分析

3.1 信號處理部分基本工作原理

圖4為信號處理簡圖，整個信號處理的工作流程是：A/D變換器把信道分機輸出的I、Q正交視頻信號由模擬信號變?yōu)閿?shù)字信號，并把變換后的數(shù)據(jù)送到FPGA，并在FPGA內(nèi)對數(shù)據(jù)進行預(yù)處理，把相加后的數(shù)據(jù)以DMA方式送到DSP，然后在DSP內(nèi)對數(shù)據(jù)進行處理(如FFT、非相參積累、恒虛警處理、目標判決等)，隨后把目標參數(shù)傳到FPGA進行緩存，最后接口控制部分把目標參數(shù)(包括目標方位、距離、速度和截擊時間)傳到外部系統(tǒng)[2]。

圖4 信號處理框圖

3.2 故障原因分析

如圖4所示，雷達回波信號經(jīng)過接收機處理，產(chǎn)生I、Q兩路視頻信號經(jīng)AD單元變換后，送入動目標檢測單元FPGA緩存打包，再通過DSP的鏈路口送入DSP進行處理，如果FPGA讀取數(shù)據(jù)的時鐘不穩(wěn)定，在讀取一個主觸發(fā)信號周期的雷達回波數(shù)據(jù)時就會漏掉一個距離單元的數(shù)據(jù)，在進行數(shù)據(jù)矩陣轉(zhuǎn)換的過程中使得數(shù)據(jù)錯位而發(fā)生跳變。對發(fā)生跳變數(shù)據(jù)進行譜分析時，低頻端的譜線會明顯抬高(類似sinc函數(shù))，會導(dǎo)致雷達對低速目標檢測的虛警率偏高。

可以判斷： FPGA讀數(shù)時鐘的相關(guān)軟件部分存在一定的不可靠性，使得該時鐘有抖動的情況。一旦該時鐘的抖動值超出了容限范圍之外，就會發(fā)生漏讀數(shù)據(jù)的情況，從而在后續(xù)的數(shù)據(jù)處理中出錯，產(chǎn)生虛警。

4 驗證/復(fù)現(xiàn)試驗

4.1 驗證試驗分析

按照裝機試飛狀態(tài)對設(shè)備進行了全面檢測，在信號處理板上加入了VISUAL-DSP開發(fā)器，用于檢測FPGA讀入的數(shù)據(jù)，并且可以實時觀測到DSP頻譜處理的結(jié)果。

圖5為復(fù)現(xiàn)/驗證試驗測試框圖。

圖5 信號處理測試框圖

在驗證試驗中，對FPGA讀數(shù)時鐘產(chǎn)生軟件部分進行更改，對讀數(shù)時鐘信號做再鎖定處理，提高讀數(shù)時鐘的穩(wěn)定性，避免在讀取一個主觸發(fā)信號周期的雷達回波數(shù)據(jù)時漏掉一個距離單元的數(shù)據(jù)，使得DSP進行數(shù)據(jù)矩陣轉(zhuǎn)換時數(shù)據(jù)不會因為錯位而發(fā)生跳變，避免譜分析時低頻端的譜線明顯提高。

圖6為實施讀數(shù)時鐘鎖定處理后的FPGA讀取數(shù)據(jù)。

圖6 時鐘鎖定處理后FPGA讀取數(shù)據(jù)圖

以及實時觀測到的數(shù)據(jù)頻譜如圖7所示。

圖7 時鐘鎖定處理后的頻譜圖

從圖6和圖7可以看出，讀數(shù)時鐘經(jīng)過再鎖定處理之后，F(xiàn)PGA讀出的AD數(shù)據(jù)不再有跳變，數(shù)據(jù)頻譜也恢復(fù)正常值，同時終端屏幕上也沒有再出現(xiàn)虛警。

4.2 復(fù)現(xiàn)試驗

為驗證故障定位的準確性和故障機理分析的正確性，以及采取的改進措施的有效性，我們將FPGA程序改回到未作更改的狀態(tài)，進行故障復(fù)現(xiàn)，經(jīng)再次加電驗證，得到的結(jié)果和故障定位時一樣，存在數(shù)據(jù)跳變，數(shù)據(jù)頻譜有低頻端擴展的情況。

5 結(jié)論

從以上驗證試驗和復(fù)現(xiàn)試驗的結(jié)果可以看出，F(xiàn)PGA讀數(shù)時鐘信號抖動就是造成特定試驗條件下雷達虛警的直接原因。為了消除這種不穩(wěn)定帶來的影響，我們對讀數(shù)時鐘信號產(chǎn)生進行了優(yōu)化，加入信號鎖定處理，消除信號的不穩(wěn)定狀態(tài)，解決了雷達虛警問題。

參考文獻：

[1] Albert A Black.Pulse Doppler for Missile Approach Warning[J].Journal of Electronic Defense,1991，14(8):23-26.

[2] George Stimson.機載雷達導(dǎo)論[M].吳漢平,等，譯.北京:電子工業(yè)出版社,2005.

George Stimson.Airborne Radar [M].Translated by WU Han-ping，et al.Beijing:Publishing House of Electronic Technology,2005.(in Chinese)