于明

（集成電路測試技術(shù)研究中心 BJAST 北京自動測試技術(shù)研究所）

0 引言

CPLD（Complex Programmable Logic Device）是一種可編程器件，它的出現(xiàn)使得新產(chǎn)品的開發(fā)周期大大縮短，開發(fā)成本得到節(jié)省。隨著CPLD被廣泛應(yīng)用到各個領(lǐng)域，對其準(zhǔn)確性和可靠性的要求也變得越來越高。所以，對CPLD器件故障的檢測和診斷方法技術(shù)的研究就顯得尤為重要。本文正是針對上述問題，以Altra MAX7000系列EMP7064SLC84-10為主要的研究對象，在詳細(xì)研究器件內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，基于“分治”的基本思路對CPLD的測試?yán)碚摵头椒ㄗ鎏剿餍匝芯俊?/p>

本文的研究基于集成電路測試系統(tǒng)BC3192V50環(huán)境下進(jìn)行。在該系統(tǒng)所提供的資源范圍內(nèi)進(jìn)行的CPLD測試開發(fā)和測試方法研究工作。BC3192V50測試系統(tǒng)是由北京自動測試技術(shù)研究所研制開發(fā)的，基于當(dāng)前國際先進(jìn)VXI總線的數(shù)?；旌霞呻娐窚y試系統(tǒng) 。適于大容量、多管腳的可編程芯片測試。

本文主要目的是通過基于BC3192V50測試系統(tǒng)，對CPLD器件的測試方法測試模型進(jìn)行研究。在同一個操作流程中完成對CPLD芯片的多次“配置一測試”過程，減少操作環(huán)節(jié)，提高CPLD芯片的測試效率。其核心問題是建立什么樣的測試模型以達(dá)到故障的高覆蓋率，以及針對模型施加什么樣的激勵可以使故障激活，并且便于在輸出端觀察結(jié)果。測試模型最少化，測試向量高效化是主要目標(biāo)。最終提出分塊測試模型，并給出相應(yīng)優(yōu)化測試向量，以在測試系統(tǒng)上實(shí)施測試。

1 Altra MAX7000系列CPLD的主要特點(diǎn)

MAX7000系列體系架構(gòu)(見圖1）包括如下的組成部分：邏輯陣列塊(Logic array blocks)，宏單元（Macrocells）， 擴(kuò)展乘積項(xiàng) (Expander product terms)，可編程互聯(lián)陣列(Programmable interconnect array)，I／0控制塊(I/O control blocks)。

圖1 MAX7000系列的體系架構(gòu)

MAX7000構(gòu)架當(dāng)中包含有4個專用的輸入管腳，可以用來作為普通的輸入管腳，或者作為每一個I/O管腳的高速、全局控制信號（時鐘，清零和2個輸出使能）。MAX7000系列器件是基于高性能邏輯陣列模塊LAB (Logic Array Blocks——邏輯陣列塊)連接的體系架構(gòu)。LABs由16個宏單元陣列組成，多個LABs通過PIA(Programmable Interconnect Array——可編程互聯(lián)陳列)互相連接。所有的專用輸入、I/O管腳和宏單元都與PIA這個全局總線相連接。

MAX7000系列，布線資源簡單，且在測試其他資源中重復(fù)用到，本文以宏單元，觸發(fā)器，I/O資源測試為主要研究對象。

2 有關(guān)PLA的研究

PLA結(jié)構(gòu)（見圖2）類似于CPLD宏單元中與或陣列, 有關(guān)CPLD的研究多集中在早期對于PLA的研究上 。通過增加外圍電路，建立可測性結(jié)構(gòu)，并施加相應(yīng)的測試向量來進(jìn)行PLA的故障檢測。

圖2 PLA結(jié)構(gòu)

雖然這樣的設(shè)計(jì)理論是可行的，但對實(shí)際CPLD器件，其操作和控制很困難。實(shí)際器件的與或陣列是混合在宏單元中的重要組成部分，技術(shù)上還不可能去控制陣列中的一個節(jié)點(diǎn)。要進(jìn)而對某一個節(jié)點(diǎn)加載外圍電路做到對節(jié)點(diǎn)的控制和檢測，在硬件或是軟件上都是很難實(shí)現(xiàn)的。其次，這些可測性的討論大都需要引入外圍電路作為可測性控制。但是，外引電路會破壞器件本身的結(jié)構(gòu)，占用器件的資源，并且附加而成的電路勢必會影響器件原有的時間特性而產(chǎn)生多余的延時。對于應(yīng)用型測試，不方便介入器件內(nèi)部改變其結(jié)構(gòu)，因此以建立適當(dāng)故障模型為研究核心。為此，下面根據(jù)器件實(shí)際結(jié)構(gòu)提出故障模型，建立新的診斷方法，完成測試過程。

3 宏單元測試模型的建立及測試向量優(yōu)化

可以發(fā)現(xiàn)除去擴(kuò)展乘積項(xiàng)，一個宏單元包含5個乘積項(xiàng)。而對應(yīng)單一宏單元有且只有一個輸出，所以乘積項(xiàng)數(shù)量與輸出是5：1的關(guān)系。以此建立宏單元故障模型更符合實(shí)際結(jié)構(gòu)。關(guān)于輸出：一個宏單元只有一個輸出，并且此輸出是由所在與或陣列唯一產(chǎn)生。所以，如果輸出分配到這個宏單元當(dāng)中，那么就可將測試限定在了此宏單元里。其他宏單元與或陣列不會控制到此時宏單元的輸出。也就是說，如果用到宏單元A的輸出，那么動用的與或陣列資源也一定在宏單元A中。

圖3

基于此，給出宏單元陣列測試簡化故障模型。以15輸入15乘積線3輸出模型(i15pp15_A模型)為例，

如圖4，（其中N為輸入，P為乘積項(xiàng)，M為輸出）

圖4 i15p15o3_A模型

左側(cè)為與陣列，右側(cè)為或陣列。1 表示配置正有效，0表示配置反有效 空表示無節(jié)點(diǎn)。

當(dāng)施加與P1乘積項(xiàng)配置相同的測試向量10000 00000 00000，以及施加與P2乘積項(xiàng)配置相同的測試向量01000 00000 00000 可以從M1輸出端檢測出輸入端故障，P1/P2兩乘積項(xiàng)之間的橋接故障，在兩乘積線上的固定通斷故障，以及與M1相連的或陣列出現(xiàn)故障的情況。

因?yàn)镻1,P4,P7,P10,P13的故障表達(dá)都要在同一時刻通過M1表示，所以他們之間的橋接在I15p15o3_A模型下不能判定。如：在P1與P4因橋接配置完全互換的情況下，沒有向量可以判斷這類錯誤。在M1端的輸出與無故障情況下相同。同理，P2,P5,P8,P11,P14的此類故障，P3,P6,P9,P12,P15的此類故障，都為i15p15o3_A模型的故障模型失效點(diǎn)，無法通過施加任何向量來判斷?；诖?，設(shè)計(jì)建立于I15p15o3_A模型之上的失效故障補(bǔ)充模型。圖5為I15p15o3_～A模型。

圖5 I15p15o3_～A模型：

在此模型中，A模型那些被屏蔽的故障被去除。比如對于M1, P1,P4,P7,P10,P13橋接的故障得到解決。P1 P4之間的橋接故障僅通過測試向量1000 0000 0000 000 和 0001 0000 0000 000就可以從M1端判別出來。同理其它。雖然補(bǔ)充的模型又引入了其它的故障失效，卻已經(jīng)完成了對模型A的補(bǔ)充，使得模型得到完滿測試。

考慮與陣列對角線上點(diǎn)的判斷還有圖6，圖7表示的相反配置情況：

圖6 I15p15i3_B模型：

圖7 I15p15i3_～B模型：

我們采用的是1-Walking測試向量，以便完成對模型的全面測試。但是對于補(bǔ)充模型，只需要給出判定之前失效點(diǎn)的測試向量就可以，不必再完整施加一遍測試向量。

4 測試向量優(yōu)化

從上面的模型中可以發(fā)現(xiàn)，測試兩兩之間的故障，需要兩個測試向量綜合判斷才能達(dá)到完整測試?，F(xiàn)在尋求測試向量簡化的方法。簡單模型情況--相鄰故障如圖8所示。

圖8 相鄰故障

首先表示出陣列的邏輯表達(dá)式：M1=P1=N1&～N2&～N3&～N4, M2=P2=～N1&N2&～N3&～N4,

當(dāng)施加如圖8的測試向量的時候，

在無故障的情況下：

M 1=1&～1&～0&～0=1&0&1&1=0 M2=～1&1&～0&～0=0.

當(dāng)故障表現(xiàn)為P1→P2（配置P2的節(jié)點(diǎn)由于故障也會表現(xiàn)在P1上）時：乘積線上的故障模型變?yōu)椋?/p>

當(dāng)故障表現(xiàn)為P2→P1時：乘積線上的故障模型變?yōu)椋?000

兩種故障模型在這樣的測試向量下表現(xiàn)出來的現(xiàn)象是不同的，且都和無故障模型下的結(jié)構(gòu)不同。由此可以看出通過一個測試向量，就能根據(jù)M1,M2的輸出情況檢測出相鄰乘積項(xiàng)故障情況。

簡單模型情況—間隔故障 如圖9所示。

圖9 間隔故障

陣列的邏輯表達(dá)式：

當(dāng)給入如圖的測試向量時，

在無故障的情況下：

當(dāng)故障表現(xiàn)為P1→P3時：乘積線上的故障模型變?yōu)椋?010

當(dāng)故障表現(xiàn)為P3→P1時：乘積線上的故障模型變?yōu)椋?000

由此可以看出通過一個測試向量，就能根據(jù)M1,M2的輸出情況檢測出間隔的乘積項(xiàng)故障情況。

對比前面的方法，如果完成上面模型的測試，用1-Walking則需要兩個向量分別對模型施加，才能判斷P1和P3的故障情況。分別是1000和 0010 。

（1000 能判斷P1→P3的情況，0010能判斷P3→P1的情況）。因此，我們可以發(fā)現(xiàn)雙1步進(jìn)測試向量比單一步進(jìn)測試向量具有更高的測試效率，可以在一個測試向量的情況下診斷出兩兩之間的故障。因此對于輸入，我們采取的是測試向量1100，0110 ，0011，1010，1001， 0101 用這樣雙 1 步進(jìn)的測試向量來代替單1步進(jìn)的測試向量能把測試效率提高一倍。

EPM7064的64個I/O 除了4個配置的管腳以外，一共有60個普通I/O。如果是10個輸出，按照前面建立故障模型的原則——輸出與乘積項(xiàng)1/5，且考慮輸入與乘積項(xiàng)相等，那么這個模型就需要50個輸入。受可利用管腳資源的限制，如果建立的模型繼續(xù)增大，器件的管腳已經(jīng)不能夠滿足模型需要的數(shù)量。所以為了最大化模型規(guī)模以減少配置次數(shù)，采用i50p50o10故障模型對與或陣列測試。針對這部分，一共需要4個配置模型。分別是上文提到的A模型，～A模型，B模型，～B模型。那么一共需要配置4×（60/10）=24次來完整的測試宏單元陣列部分的邏輯資源。以用到所有的輸出，覆蓋所有的宏單元測試。輸入在測試中會被重復(fù)用到。

5 觸發(fā)器及I/O測試

根據(jù)EPM7064SLC84-10，建立與觸發(fā)器結(jié)構(gòu)相適應(yīng)的電路模型。從宏單元結(jié)構(gòu)可以看到，一個觸發(fā)器是針對一個宏單元唯一的。GSET，A1,A2為來自于宏單元的信號，GCLK,GCLR是全局控制信號。在EPM7064中有很多相同結(jié)構(gòu)，為了能盡量用少的配置次數(shù)完成對觸發(fā)器結(jié)構(gòu)的測試，把觸發(fā)器資源串成鏈表形式?？蚣苋鐖D10表示。

圖10 電路模型框架圖

中間虛線部分代表省略若干個模塊。輸入波形，以觀察仿真輸出結(jié)果并與實(shí)際測試結(jié)果進(jìn)行比較，做出故障判斷。

I/O資源測試：因?yàn)镮/O為雙向管腳，因此配置74LS244總線收發(fā)器到器件中，以檢測器件管腳雙向工作的能力。配置時要達(dá)到對所有I/O的覆蓋，完成對所有I/O管腳測試。

6 系統(tǒng)實(shí)現(xiàn)

根據(jù)給出測試圖形和測試向量，對CPLD進(jìn)行設(shè)計(jì)編譯和輸入，應(yīng)用Altera公司的Quartus CAD環(huán)境生成所要的配置文件。由于該文件的內(nèi)容隨編程信息變化而不同，另外，配置數(shù)據(jù)比較長，按字節(jié)配置需要大量向量。因此，采用手工編制配置向量顯得很不且實(shí)際，必須采用自動生成的配置數(shù)據(jù)的方法，在生成后再加載給CPLD器件。測試系統(tǒng)正是完成了編程器的作用，配置的設(shè)計(jì)碼流變?yōu)榱藴y試系統(tǒng)可以識別的文本文件，通過這個文本文件在測試系統(tǒng)上的運(yùn)行，完成對器件的配置。

圖11 基于測試系統(tǒng)的一般過程

7 結(jié)束語

本文主要基于測試系統(tǒng)BC3192V50給出了CPLD的一般測試過程及過程分析。采取“分治”的測試方法，針對器件各資源部分，建立不同故障模型，并通過測試系統(tǒng)對器件配置。進(jìn)而依據(jù)模型建立起優(yōu)化的測試向量，使得CPLD器件得到合理測試。

[1]（馮建科，張文生，郭士瑞.VXI數(shù)?；旌闲盘柤呻娐窚y試系統(tǒng)[J]，電子測量與儀器學(xué)報，2005，19(2):52-57.

[2]R. Rajsuman.A New Testing Method for EEPLA[J].IEEE Trans. on CAD, Vol. 13, No. 7,

[3]A Munshi, F. Meyer, F. Lombardi.A New Method for Testing EEPLA’s[J].Proc. IEEE International. on Defect and Fault Tolerance in.

[4]C. Stroud, J. Bailey, J. Emmert.A New Method for Testing Re-Programmable Programmable Logic Arrays”, to be published J. Electronic Testing: Theory and Application, 2000.