李啟丙

摘要:利用GPS提供的高穩(wěn)定度的授時(shí)信號(hào)控制本地壓控恒溫晶振的頻率。使用VHDL語言描述誤差數(shù)字信號(hào)產(chǎn)生模塊,并在CPLD芯片中實(shí)現(xiàn)。提高了本地壓控恒溫晶振的頻率日穩(wěn)定度和年穩(wěn)定度,增強(qiáng)了壓控恒溫晶振的工作環(huán)境,克服了普通恒溫振的頻率漂移和機(jī)械恒溫晶振機(jī)械調(diào)整的繁瑣與不便。

關(guān)鍵詞:壓控恒溫晶振;年穩(wěn)定度;頻率漂移。

中圖分類號(hào):TN751 文獻(xiàn)標(biāo)識(shí)碼:A文章編號(hào):1006-8937(2009)20-0011-02

文章在設(shè)計(jì)時(shí)間校驗(yàn)儀中,測量誤差主要產(chǎn)生在時(shí)鐘信號(hào)源的誤差上,因此如何產(chǎn)生一個(gè)高精度的時(shí)鐘源是關(guān)鍵之所在。石英晶振的穩(wěn)定性受環(huán)境影響很大并且有累計(jì)誤差不適合使用在晝夜溫差大的室外。而且還存在一個(gè)致命的弱點(diǎn),即在工作過程中的頻率會(huì)單方向地發(fā)生老化。為此,人們考慮用原子躍遷運(yùn)動(dòng)作基準(zhǔn)來修正老化效應(yīng),從而構(gòu)成現(xiàn)代原子頻率標(biāo)準(zhǔn)[1]。隨著 GPS技術(shù)的引進(jìn)與推廣,人造衛(wèi)星開始作為另一種時(shí)間源提供精確、可靠、穩(wěn)定的時(shí)間和頻率標(biāo)準(zhǔn)[2]。隨著時(shí)間的增長恒溫晶振的頻率穩(wěn)定度會(huì)逐漸下降,影響測量精度。如果選用帶機(jī)械調(diào)整的恒溫晶振,儀器在工作一段時(shí)間后就必須送廠里進(jìn)行調(diào)整。GPS定時(shí)接收設(shè)備內(nèi)采用高精度的頻率信號(hào),成本高。而采用普通恒沮晶振,就需耍每秒同GPS秒同步,造成設(shè)備抽出信號(hào)抖動(dòng)增大[3]。鑒于以上問題,我們選用GPS授時(shí)自動(dòng)馴服恒溫晶振的頻率。保證恒溫晶振的穩(wěn)定度。

1GPS模塊自動(dòng)馴服原理

依據(jù)PPS具有統(tǒng)計(jì)意義下的高精度特性,以具有小誤差的PPS為時(shí)間基準(zhǔn)判定晶振的頻率漂移值,并根據(jù)漂移誤差由單片機(jī)控制D/A給出相應(yīng)的晶振控制電壓,使晶振頻率最接近中心頻率[4]。測量GPS平均秒和高穩(wěn)晶振分頻秒之問的時(shí)差,采用馴服算法計(jì)算晶振的實(shí)時(shí)準(zhǔn)確度,并通過電子頻率控制的方式反饋調(diào)整高穩(wěn)晶振的頻率信號(hào),從而提高頻率信號(hào)的準(zhǔn)確度和長期穩(wěn)定性能[5]。

本儀器的測量精度主要決定于系統(tǒng)時(shí)鐘的精度,因此此模塊主要利用高穩(wěn)定度的恒溫晶振OS36T5A-20 MHz,年老化率≤±0.05ppm,日老化率≤±0.0005ppm,溫度特性≤±0.005ppm,相位噪聲≤-140dBc/Hz@1kHz,而且具有壓控特性,在長時(shí)間使用后利用高精度的GPS按時(shí)模塊M12/M12T輸出誤差小于±25ns的秒信號(hào)與恒溫晶振產(chǎn)生20MHz分頻得到1秒的信號(hào)進(jìn)行比較,產(chǎn)生誤差數(shù)字信號(hào),經(jīng)DAC0832轉(zhuǎn)為模擬信號(hào)并通過濾波電路濾除高頻信號(hào)后,去控制恒溫晶振的的壓控端,讓其產(chǎn)生同步于高精度GPS的秒信號(hào)。電路原理見圖1。

2恒溫壓控控制電路圖

恒溫壓控控制電路如圖2所示,利用8位并行、中速(建立時(shí)間1us)、電流型、低廉的DAC轉(zhuǎn)換芯片DAC0832將誤差數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào),經(jīng)LM324進(jìn)行電流電壓、極性轉(zhuǎn)換和補(bǔ)償電路之后送給恒溫壓控制晶振的壓控端。以此來馴服恒溫晶振與GPS的穩(wěn)定度相一致。

3誤差信號(hào)的產(chǎn)生

誤差信號(hào)的產(chǎn)生是利用恒溫晶振產(chǎn)生的信號(hào)在標(biāo)準(zhǔn)的1秒信號(hào)中計(jì)數(shù),將計(jì)數(shù)值與標(biāo)準(zhǔn)頻率值2000000 Hz進(jìn)行比較得到誤差并送出到DAC0832的數(shù)據(jù)輸入端。如果計(jì)數(shù)值小于20000000,表示恒溫晶振的頻率偏高,所以輸出正的數(shù)據(jù)(外部反相)給DAC0832,通過DAC0832產(chǎn)生相應(yīng)的控制電壓來控制恒溫晶振;相反,如果計(jì)數(shù)值大于20 000 000,表示恒溫晶振的頻率低于標(biāo)準(zhǔn)信號(hào),則用mid的值去減20 000 000,并給結(jié)果的最高位置1,表示此數(shù)據(jù)為負(fù)的數(shù)據(jù),此數(shù)據(jù)同樣送給DAC0832來完成對(duì)恒溫晶振的控制。此誤差電路是利用CPLD來完成。端口定義如下:

PORT

(clk:instd_logic;

-- Clk是恒溫晶振信號(hào)輸入

sclk :instd_logic;

-- Sclk是標(biāo)準(zhǔn)秒信號(hào)輸入

sout :outnatural range 0 to 255

-- Sout[7..0]是誤差信號(hào)輸出);

頻率比較程序如下:

ARCHITECTURE rtlofCrystalTame OF CrystalTame IS

signalmid: natural range 0 to 255 :=1;

--存放誤差數(shù)字信號(hào)

begin

process(sclk,clk)

variable counter:natural:=1;

--定義自然數(shù)類型變量

begin

if sclk='1' then

if rising_edge(clk) then

時(shí)鐘上升沿檢測

counter:=counter+1;

--對(duì)恒溫晶振信號(hào)輸入

--進(jìn)行頻率計(jì)數(shù)。

end if;

else

if counter>20 000 000 then

<=counter-20 000 000;

產(chǎn)生頻率過高的誤差

產(chǎn)生頻率過低的誤差

將最高位置1

end if;

end if;

sout<=mid;

end process;

END rtlofCrystalTame;

4GPS模塊控制設(shè)置

M12T GPS授時(shí)模塊通信是通過串口進(jìn)行,通信協(xié)議有Motorola 、NMEA0183和 RTCM SC-104三種,默認(rèn)協(xié)議為Motorola二進(jìn)制通信協(xié)議,并規(guī)定波特率為9600,8位數(shù)據(jù)位、1位起始位、1位停止位,無奇偶校驗(yàn)位。為了方便,就利用GPS默認(rèn)的通信協(xié)議,其通信速率是最高的故MCU的串口設(shè)置需要按此要求進(jìn)行,程序如下:

void serialinit(){

// 9600,8位數(shù)據(jù)位、1位起始和1位停

//止位,無奇偶校驗(yàn)位

TMOD=0x20;

//確定定時(shí)器T1為工作方式2

TL1=TH1=0xfa;//確定計(jì)數(shù)初值

PCON=0x00;//波特率不增倍

TR1=1;

SCON=0x50;

//串口工作在方式1,REN=1

REN=1;

ES=1;

EA=1;}

5 結(jié) 語

本設(shè)計(jì)利用CPLD完成數(shù)字誤差信號(hào)的比較,并通過對(duì)壓控恒溫晶振的跟蹤測試達(dá)到了設(shè)計(jì)目標(biāo),解決恒溫晶振的年穩(wěn)定度較大的問題和普通恒溫晶振的頻率漂移。

參考文獻(xiàn):

[1] 羅志坤,萬全,歐朝龍,等.電能計(jì)量GPS授時(shí)與時(shí)鐘校準(zhǔn)系 統(tǒng)的研制[J].湖南電力,2008,28(1):13-16.

[2] 謝強(qiáng),錢光弟.基于GPS時(shí)間源的自控時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn)[J].工業(yè)控制計(jì)算機(jī),2007,20(3):49-53.

[3] 宋斌,楊健,袁光文.GPS馴服晶振及其應(yīng)用[A].全國時(shí)間頻率學(xué)術(shù)報(bào)告會(huì)[C],2001.

[4] 李瑞濤,賈洪峰,崔少輝.一種通用精確同步源的設(shè)計(jì)與實(shí)現(xiàn)[J].系統(tǒng)工程與電子技術(shù),2005,27(2):381-384.

[5] 曾亮,孟慶杰,徐偉.利用GPS馴服校頻技術(shù)提高晶振性能[J].計(jì)量技術(shù),2008,(5):6-8.

[6] 求是科技.CPLD/FPGA應(yīng)用技術(shù)開發(fā)技術(shù)與工程實(shí)踐.北京:人民郵電出版社,2005.

[7] 姜詠紅.基于Quarus II的計(jì)算機(jī)核心設(shè)計(jì)[M].北京:清華大學(xué)出版社,2007.

[8] 關(guān)鍵.電子CAD技術(shù)[M].北京:電子工業(yè)出版社,2004.

[9] (美)Peter J.Ashenden著.葛紅,黃河,吳繼明譯.VHDL設(shè)計(jì)指南[M].北京:機(jī)械工業(yè)出版社,2005.

[10] (美)J.Bhasker著.徐振林譯.Verilog HDL硬件描述語言[M].北京:機(jī)械工業(yè)出版社,2000.