摘 要：隨著封裝技術(shù)的發(fā)展，倒裝焊技術(shù)在集成電路領(lǐng)域的應(yīng)用日益廣泛，其可靠性問題也受到了更多的關(guān)注。本文深入探討了倒裝集成電路的結(jié)構(gòu)特點(diǎn)、失效模式，并對關(guān)鍵工藝過程進(jìn)行了系統(tǒng)分析。通過工藝試驗(yàn)方法的研究和試驗(yàn)驗(yàn)證，提出了倒裝集成電路的工藝過程試驗(yàn)檢驗(yàn)要求，并對X射線和超聲檢測的判據(jù)進(jìn)行了試驗(yàn)確認(rèn)。

關(guān)鍵詞：倒裝，失效判據(jù)，試驗(yàn)

DOI編碼：10.3969/j.issn.1002-5944.2024.23.033

0 引 言

倒裝封裝在滿足集成電路引出端數(shù)量提升、封裝體積/重量減少和高頻性能提供等方面具備許多優(yōu)勢，因此被認(rèn)為是一種適用于核心高端芯片的最佳封裝解決方案。

倒裝封裝被廣泛應(yīng)用于核心高端芯片，如CPU（中央處理器）、GPU（圖形處理器）、DSP（數(shù)字信號處理器）、FPGA（現(xiàn)場可編程門陣列）和網(wǎng)絡(luò)交換電路等。它為這些芯片提供了高性能、高密度和輕量化的封裝解決方案，有助于推動電子產(chǎn)品的創(chuàng)新和發(fā)展。

隨著電子系統(tǒng)對國產(chǎn)集成電路的可靠性提出更高要求，急需開展倒裝集成電路產(chǎn)品的可靠性評估、關(guān)鍵工藝過程控制以及失效分析等工作，但是目前缺乏相關(guān)標(biāo)準(zhǔn)及規(guī)范。

本文通過對倒裝集成電路的結(jié)構(gòu)、工藝分析，通過試驗(yàn)驗(yàn)證，提出倒裝集成電路的工藝過程試驗(yàn)檢驗(yàn)要求。

1 倒裝封裝集成電路工藝和失效模式

1.1 倒裝工藝

倒裝集成電路的產(chǎn)品結(jié)構(gòu)如圖1所示，一般由、芯片、熱沉、凸點(diǎn)、下填料（底部填充料）、模塑料、焊球/焊柱等幾部分組成。

倒裝集成電路的封裝工藝主要有以下七步驟。

第一步：芯片底部金屬化（或凸點(diǎn)下金屬化層）（UBM，under bump metallization），這一步驟是為了在芯片底部創(chuàng)建金屬化層，以便后續(xù)與進(jìn)行互連。UBM通常使用金屬材料如銅、鎳或鈦等，用于提供電流傳導(dǎo)、防止錫的擴(kuò)散以及增強(qiáng)焊接強(qiáng)度。

第二步：芯片上制作凸點(diǎn)，這一步驟主要是在芯片表面上制造凸點(diǎn)，用于在倒裝過程中與進(jìn)行連接。有多種方式可實(shí)現(xiàn)，例如蒸發(fā)/濺射法、焊膏印刷-回流法、化鍍法、電鍍法、釘頭法、置球凸點(diǎn)法和轉(zhuǎn)移法等。

第三步：芯片和焊盤互連（倒裝芯片），這一步驟是將制作好的芯片與上的焊盤進(jìn)行互連。常見的方式包括回流焊接、熱壓焊接、熱聲焊接和導(dǎo)電膠連接等。

第四步：底部填充，這一步驟用于填充芯片底部的空隙，以增加機(jī)械強(qiáng)度、提高散熱性能和保護(hù)芯片。底部填充有兩種主要方式：底部流動填充和底部不流動填充。填充材料常用的有樹脂、膠粘劑等。

第五步：片式元件安裝（適用時(shí)），將片式元件安裝到芯片或基板上，可提供為產(chǎn)品電源穩(wěn)定性、儲能功能、信號耦合和解耦，以及抑制電磁干擾的作用。

第六步：熱沉粘接（適用時(shí)），在某些情況下，為了提高倒裝芯片的散熱性能，可以使用熱沉進(jìn)行粘接。熱沉通常由金屬制成，并具有較好的導(dǎo)熱性能，可通過與芯片和基板接觸來有效散熱。

第七步：焊球/焊柱（適用時(shí)），通過熱壓或回流焊接的方式將焊球/焊柱連接到焊盤上。

1.2 主要失效模式

根據(jù)上述倒裝集成電路的工藝過程分析，可以梳理出倒裝集成電路常見的失效模式有以下五種。

（1）焊點(diǎn)熱疲勞失效：長時(shí)間以高溫工作時(shí)，焊點(diǎn)可能會發(fā)生熱膨脹和收縮，導(dǎo)致焊點(diǎn)材料的疲勞損傷。這可能導(dǎo)致焊點(diǎn)斷裂、電性能下降或電連接中斷。

（2）機(jī)械應(yīng)力致互連撕裂失效：由于應(yīng)力不均勻或溫度變化等因素，互連結(jié)構(gòu)（如焊盤、凸點(diǎn)等）受到機(jī)械應(yīng)力，可能導(dǎo)致互連結(jié)構(gòu)的撕裂。這會導(dǎo)致焊盤或凸點(diǎn)與芯片/基板之間的連接中斷。

（3）下填料分層開裂失效：下填料在底部填充過程中可能出現(xiàn)分層或開裂現(xiàn)象，特別是在溫度循環(huán)或機(jī)械應(yīng)力作用下。這會導(dǎo)致填充膠與芯片/基板之間的界面不穩(wěn)定，影響封裝的可靠性。

（4）化學(xué)腐蝕失效：在倒裝芯片封裝過程中，存在某些環(huán)境因素可能引起化學(xué)腐蝕。這可能導(dǎo)致金屬材料的腐蝕破壞，進(jìn)而導(dǎo)致焊點(diǎn)或互連結(jié)構(gòu)失效。

（5）電遷移失效：在倒裝芯片中，由于電流通過焊點(diǎn)、凸點(diǎn)等導(dǎo)體結(jié)構(gòu)，會引起離子遷移現(xiàn)象。長時(shí)間以高電流工作時(shí)，離子遷移可能導(dǎo)致互連結(jié)構(gòu)的損壞、斷裂或短路，從而導(dǎo)致封裝失效。

倒裝集成電路的失效模式多種多樣，失效形式是一種或幾種共同作用的結(jié)果，失效還跟基板材料、基板及芯片尺寸，凸點(diǎn)材料及結(jié)構(gòu)和尺寸、基板焊盤材料及其與基板粘附、底部填充料有關(guān)。

2 工藝過程檢驗(yàn)方法

通過嚴(yán)格控制工藝環(huán)節(jié)并采取相應(yīng)的檢測措施，可以有效地降低倒裝集成電路的失效風(fēng)險(xiǎn)并提高產(chǎn)品的可靠性，檢驗(yàn)要求如圖2所示。

針對組裝工藝過程中可能出現(xiàn)的失效，需進(jìn)行必要的檢驗(yàn)，相關(guān)試驗(yàn)主要包括：凸點(diǎn)共面性、凸點(diǎn)剪切、芯片拉脫、芯片剪切、超聲檢驗(yàn)、X射線。

2.1 凸點(diǎn)共面性

凸點(diǎn)共面性是用來描述芯片上各個(gè)凸點(diǎn)與基準(zhǔn)平面之間的距離，它是評估凸點(diǎn)一致性的重要指標(biāo)。共面性越小，表示凸點(diǎn)之間的高度差越小，凸點(diǎn)的位置分布越一致，這意味著倒裝芯片的焊點(diǎn)連接更加可靠[1]。

如果凸點(diǎn)共面性過大，也就是凸點(diǎn)與基準(zhǔn)平面之間的距離較大，可能會導(dǎo)致以下問題：

焊點(diǎn)無法正常焊接：共面性過大可能導(dǎo)致焊盤高低不平，使得焊點(diǎn)無法與基板焊盤正常連接，從而影響焊接質(zhì)量和可靠性。

虛焊：共面性不好可能導(dǎo)致某些凸點(diǎn)處于虛弱位置，無法實(shí)現(xiàn)有效的焊接，從而出現(xiàn)虛焊問題，即焊點(diǎn)與基板沒有真正結(jié)合在一起。

為了評估凸點(diǎn)共面性，通常采用基準(zhǔn)面法或最小二乘法：

基準(zhǔn)面法：通過在基準(zhǔn)平面上選擇多個(gè)基準(zhǔn)點(diǎn)，并測量各凸點(diǎn)到這些基準(zhǔn)點(diǎn)的垂直距離來計(jì)算凸點(diǎn)共面性。這種方法需要確定一個(gè)可靠的基準(zhǔn)平面，并且需要高精度的測量設(shè)備。

最小二乘法：通過采集大量的凸點(diǎn)高度數(shù)據(jù)，并利用最小二乘法擬合出一個(gè)最佳平面，然后計(jì)算凸點(diǎn)到該平面的垂直距離。這種方法可以對多個(gè)凸點(diǎn)進(jìn)行統(tǒng)一分析，更加全面。

通過評估凸點(diǎn)共面性，可以及早發(fā)現(xiàn)凸點(diǎn)位置偏移或不一致的問題，并優(yōu)化倒裝芯片的設(shè)計(jì)和制造過程，以提高焊接質(zhì)量和倒裝芯片的可靠性。

2.2 凸點(diǎn)剪切

凸點(diǎn)剪切力是用來評估倒裝芯片凸點(diǎn)的制備質(zhì)量和抗剪切能力的指標(biāo)。它描述了應(yīng)用在凸點(diǎn)上的力所產(chǎn)生的剪切應(yīng)力。確保凸點(diǎn)剪切力滿足最小剪切力要求可以提高倒裝芯片的可靠性。

最小剪切力是指倒裝芯片中每個(gè)凸點(diǎn)所需的最小剪切力量。如果凸點(diǎn)的剪切力低于最小剪切力要求，可能導(dǎo)致以下問題：

（1）凸點(diǎn)脫落：凸點(diǎn)在工作過程中受到外部力的作用，如果剪切力不足以保持凸點(diǎn)與基板之間的牢固連接，就會出現(xiàn)凸點(diǎn)脫離的情況，從而導(dǎo)致焊點(diǎn)失效或設(shè)備故障。

（2）電遷移：凸點(diǎn)之間的電流通過焊點(diǎn)流動，如果凸點(diǎn)的剪切力不足以提供足夠的電流通道，就會導(dǎo)致電遷移現(xiàn)象，從而影響芯片的電性能和可靠性。

2.3 芯片拉脫或芯片剪切

倒裝芯片后焊點(diǎn)位于芯片和基板之間，內(nèi)部焊點(diǎn)不能通過光學(xué)顯微鏡直接觀察到，所以倒裝芯片焊接缺陷檢查成為倒裝芯片工藝質(zhì)量控制的關(guān)鍵難點(diǎn)之一。為了保障倒裝芯片的焊接質(zhì)量，可以采用剪切或拉脫測試來評估芯片與基板之間的抗剪切/拉脫強(qiáng)度或底部填充工藝質(zhì)量。

剪切測試是一種常用的手段，通過施加垂直于芯片表面的剪切力來檢驗(yàn)焊點(diǎn)的強(qiáng)度。該測試方法需要使用專用設(shè)備，將倒裝芯片置于夾具中，然后施加適當(dāng)?shù)募羟辛砟M芯片在使用條件下的受力情況。通過測量施加到芯片上的剪切力和導(dǎo)致焊點(diǎn)剪切斷裂的最大力值，可以評估焊點(diǎn)的抗剪切強(qiáng)度。如果焊點(diǎn)強(qiáng)度不足，剪切測試可能導(dǎo)致焊點(diǎn)斷裂，暴露出焊接質(zhì)量問題。

拉脫測試則是通過施加垂直于芯片表面的拉力來檢驗(yàn)焊點(diǎn)的強(qiáng)度。該測試方法同樣需要專用設(shè)備，倒裝芯片被夾持在上下兩個(gè)夾具之間，然后施加逐漸增加的拉力。通過測量導(dǎo)致焊點(diǎn)斷裂的最大拉力值，可以評估焊點(diǎn)的抗拉脫強(qiáng)度。如果焊點(diǎn)強(qiáng)度不足，拉脫測試可能導(dǎo)致焊點(diǎn)斷裂，暴露出焊接質(zhì)量問題。

2.4 X射線

倒裝芯片后焊點(diǎn)位于芯片和基板之間，內(nèi)部焊點(diǎn)不能通過光學(xué)顯微鏡直接觀察到，為了保障倒裝芯片接質(zhì)量，通過使用X射線檢測設(shè)備，可以對倒裝芯片進(jìn)行非破壞性檢測。X射線能夠穿透芯片和基板，通過對射線的散射和吸收情況進(jìn)行分析，可以探測到焊點(diǎn)的結(jié)構(gòu)和缺陷。X射線檢查可以幫助發(fā)現(xiàn)焊點(diǎn)周圍是否存在空洞、畸變、偏移等問題，從而評估焊接質(zhì)量并進(jìn)行相應(yīng)的調(diào)整和改進(jìn)[2]。

芯片與基板的臨時(shí)對位，需要對裝片機(jī)的裝片速度、裝片力的大小、芯片對中過程的控制等，最后將芯片貼在對應(yīng)的涂有助焊劑的基板焊盤上。芯片與基板的貼裝將直接影響凸點(diǎn)與焊盤的回流焊過程，因此需要開發(fā)合適的工藝參數(shù)，控制合適的偏移量，確保最終凸點(diǎn)焊接的質(zhì)量與可靠性，如圖3所示。

倒裝焊后焊點(diǎn)位于芯片和基板之間，內(nèi)部焊點(diǎn)不能通過光學(xué)顯微鏡直接觀察到，所以倒裝焊焊接缺陷檢查成為倒裝焊工藝質(zhì)量控制的關(guān)鍵難點(diǎn)之一。為保障倒裝焊焊接質(zhì)量，通過X射線檢查倒裝焊點(diǎn)偏移、橋連及焊點(diǎn)空洞等缺陷。

針對倒裝焊點(diǎn)偏移量、空洞缺陷，對樣品進(jìn)行相關(guān)試驗(yàn)，分析其對焊接質(zhì)量的影響。抽取空洞和偏移的電路，按照-65～150℃循環(huán)1500次的條件進(jìn)行溫度循環(huán)試驗(yàn)。結(jié)果帶空洞電路于1000次循環(huán)開始發(fā)生失效，未產(chǎn)生空洞電路未失效。失效位置為偏移過大或有空洞的焊點(diǎn)。

為確定焊點(diǎn)空洞的判據(jù)，選取不同總空洞面積電路各20只進(jìn)行上述溫度循環(huán)試驗(yàn)，具體試驗(yàn)條件及結(jié)果如表1所示。

由結(jié)果可知當(dāng)總空洞率大于20%時(shí)電路出現(xiàn)失效，并隨著空洞率增大，失效數(shù)量也隨之增多。

同針對單個(gè)空洞進(jìn)行上述溫度循環(huán)試驗(yàn)，具體試驗(yàn)條件及結(jié)果如表2所示，由結(jié)果可見，單個(gè)空洞大于10%電路出現(xiàn)失效。

針對焊點(diǎn)偏移尺寸進(jìn)行上述溫度循環(huán)試驗(yàn)，具體試驗(yàn)條件及結(jié)果如表3所示，由結(jié)果可見當(dāng)偏移大于1/2焊盤直徑時(shí)出現(xiàn)失效。

根據(jù)上述試驗(yàn)，總結(jié)得出X射線的試驗(yàn)判據(jù)標(biāo)準(zhǔn)如下：

（a）單個(gè)焊點(diǎn)的最大空洞直徑大于焊點(diǎn)直徑的10%；

（b）空洞面積大于焊點(diǎn)橫截面最大面積的20%；

（c）器件上焊點(diǎn)總的空洞面積大于焊點(diǎn)截面總面積的10%;

（d）出現(xiàn)橋連、多球、少球等焊接缺陷；

（e）焊點(diǎn)出現(xiàn)偏移且偏移量大于焊點(diǎn)直徑的1/2。

2.5 超聲檢測

底部填充工藝主要利用液體的毛細(xì)作用使底部填充材料流到芯片底部，并在一定溫度下固化形成對封裝的保護(hù)。通過底部填充增加了封裝的機(jī)械強(qiáng)度，在溫度發(fā)生變化時(shí)部分吸收由于熱膨脹系數(shù)的不匹配產(chǎn)生的應(yīng)力和形變，從而提高倒裝芯片的可靠性。底部填充流動性不好會發(fā)生填充不完全，導(dǎo)致填充層空洞的形成從而引發(fā)可靠性問題，如果空洞在焊點(diǎn)周圍存在會形成局部應(yīng)力集中導(dǎo)致焊點(diǎn)早期失效。

底部填充可增加封裝的機(jī)械強(qiáng)度，并緩解由于芯片與基板熱膨脹系數(shù)不匹配產(chǎn)生的應(yīng)力和形變，從而提高封裝的可靠性[3]。底部填充過程中，如果流動性不好會發(fā)生填充不完全，從而出現(xiàn)空洞和分層，引發(fā)質(zhì)量與可靠性問題。為了檢測底部填充過程中潛在的界面分層缺陷，超聲掃描是一種非常有用的方法。超聲掃描利用超聲波在材料中傳播的特性，通過對聲波的反射、折射和散射等數(shù)據(jù)進(jìn)行分析，可以檢測出填充材料中的內(nèi)在界面分層缺陷。通過超聲掃描，可以評估填充材料的均勻性和完整性，發(fā)現(xiàn)可能存在的空洞、分層或其他缺陷，并及時(shí)采取措施進(jìn)行修正。

針對底部填充容易產(chǎn)生的缺陷類型及缺陷尺寸，采用樣品進(jìn)行相關(guān)試驗(yàn)，分析各類缺陷對底部填充質(zhì)量影響。

針對尺寸為22 mm×20 mm、間隙為80～90 um的芯片進(jìn)行底部填充。填充后空洞如圖4所示。

抽取有空洞電路及未產(chǎn)生空洞樣品，按照-65～150℃循環(huán)2000次的條件進(jìn)行溫度循環(huán)試驗(yàn)。結(jié)果帶空洞的樣品于1000次循環(huán)失效，未產(chǎn)生空洞樣品未失效。失效位置為空洞處焊點(diǎn)，對失效焊點(diǎn)進(jìn)行分析發(fā)現(xiàn)焊點(diǎn)開裂。經(jīng)分析認(rèn)為該處由于沒有填充膠保護(hù)，由熱膨脹系數(shù)的不匹配產(chǎn)生的應(yīng)力和形變致使該處較其他位置先失效。

為確定底部填充空洞判據(jù)，選取總空洞率不同樣品各20只進(jìn)行上述溫度循環(huán)試驗(yàn)，具體超掃結(jié)果結(jié)果如圖6所示。經(jīng)試驗(yàn)，當(dāng)總空洞率大于20%時(shí)電路出現(xiàn)失效，并隨著空洞率增大，失效數(shù)量也隨之增多。其中發(fā)現(xiàn)當(dāng)空洞于某一區(qū)域聚集時(shí)，電路失效較明顯。為驗(yàn)證該情況具有普適性，選取其他倒裝封裝電路進(jìn)行相同的驗(yàn)證試驗(yàn)。

針對缺陷位置進(jìn)行了相關(guān)試驗(yàn)，首先針對拐角空洞與非拐角空洞添加對比試驗(yàn)，圖7、圖8為拐角空洞超掃圖。經(jīng)試驗(yàn)驗(yàn)證，當(dāng)拐角空洞大于5%，單個(gè)空洞大于10%電路出現(xiàn)失效，并隨著空洞率的增大，失效數(shù)量隨之增多。

根據(jù)上述試驗(yàn)，總結(jié)得出超聲檢測的試驗(yàn)判據(jù)標(biāo)準(zhǔn)如下：

（a）底部填充區(qū)多個(gè)空洞總和超過應(yīng)該具有的總底部填充區(qū)的 20%；

（b）超過總填充區(qū)10%的單個(gè)空洞，或超過總底部填充區(qū)5%的單個(gè)拐角空洞；

（c）當(dāng)用平分方法把圖像分成四個(gè)面積相等的象限時(shí)，任一象限中的空洞超過該象限預(yù)計(jì)的填充區(qū)面積的30%。

3 結(jié) 語

本文對倒裝集成電路工藝過程、失效模式和檢測方法進(jìn)行了系統(tǒng)研究，并基于試驗(yàn)數(shù)據(jù)分析，確立了X射線、超聲掃描在檢查焊點(diǎn)空洞、焊點(diǎn)偏移等關(guān)鍵參數(shù)的判據(jù)標(biāo)準(zhǔn)，這些試驗(yàn)判據(jù)標(biāo)準(zhǔn)可以為行業(yè)提供參考依據(jù)，有助于提高倒裝集成電路產(chǎn)品質(zhì)量的一致性和可靠性。

參考文獻(xiàn)

[1]呂曉瑞，林鵬榮，劉建松，等.倒裝焊封裝工藝缺陷及檢測方法研究[J].信息技術(shù)與標(biāo)準(zhǔn)化，2021（7）：16-20.

[2]王爽.三維X射線檢測技術(shù)在倒裝焊器件中的應(yīng)用[J].電子測試，2018（24）：31-33.

[3]陳志健，高娜燕，羅佳明.倒裝工藝中底部填充膠孔洞的分析與改善[J].電子產(chǎn)品可靠性與環(huán)境試驗(yàn)，2020，38（4）：94-97.

作者簡介

李錕，本科，高級工程師，研究方向?yàn)榘雽?dǎo)體集成電路領(lǐng)域標(biāo)準(zhǔn)化。

（責(zé)任編輯：張瑞洋）