摘要：該文深入探討了低軌衛(wèi)星（LEO）與第五代移動通信技術(shù)（5G）相結(jié)合的下行鏈路時頻同步算法。在分析該融合系統(tǒng)物理廣播信道（PBCH）的鏈路結(jié)構(gòu)以及下行時頻同步的整體框架基礎(chǔ)上，提出了一項針對主同步信號（PSS）檢測的改進算法，旨在實現(xiàn)對粗略頻率偏差的估計。隨后通過輔同步信號（SSS）的相關(guān)性分析以及小區(qū)特定參考信號（CRS）的導頻序列，進一步細化了頻率偏差的估計，并確定了下行時頻同步算法。通過仿真實驗下行時頻同步的FPGA模塊成功實現(xiàn)了消息指示塊（MIB）的解析，正確率高達83.07%，滿足算法設計目標要求。

關(guān)鍵詞：低軌衛(wèi)星通信系統(tǒng)；算法研究；下行時頻同步

doi：10.3969/J.ISSN.1672-7274.2024.08.021

中圖分類號：TN 927.2" " " " " " " " "文獻標志碼：A" " " " " " 文章編碼：1672-7274（2024）08-00-04

Research on LEO-5G Downlink Time-frequency Synchronization Algorithm

WANG Wenjun

（Gongcheng Management Consulting Co.， Ltd.， Guangzhou 510000， China）

Abstract： This article delves into the downlink time-frequency synchronization algorithm that combines Low Earth Orbit （LEO） satellites with the fifth generation mobile communication technology （5G）. On the basis of analyzing the link structure of the physical broadcast channel （PBCH） of the fusion system and the overall framework of downlink time-frequency synchronization， an improved algorithm for detecting the main synchronization signal （PSS） is proposed， aiming to estimate the rough frequency deviation. Subsequently， the estimation of frequency deviation was further refined through correlation analysis of auxiliary synchronous signals （SSS） and pilot sequences of cell specific reference signals （CRS）， and the downlink time-frequency synchronization algorithm was determined. Through simulation experiments， the FPGA module for downlink time-frequency synchronization successfully achieved the parsing of the Message Indication Block （MIB）， with an accuracy rate of up to 83.07%， meeting the algorithm design objectives.

Keywords： LEO-5G; algorithm research; downlink time-frequency synchronization

0" "引言

隨著全球數(shù)據(jù)通信需求的迅猛增長，低軌衛(wèi)星通信系統(tǒng)（LEO-5G）以其覆蓋范圍廣、傳輸延遲低等優(yōu)勢，成為了解決地面通信不足的重要手段。然而，由于LEO衛(wèi)星的快速移動性以及復雜的空間環(huán)境影響，下行鏈路的信號傳輸面臨著嚴峻的時間和頻率同步挑戰(zhàn)[1]。時頻同步誤差將直接影響信號解調(diào)質(zhì)量，從而制約整個通信系統(tǒng)的性能。在此背景下，研究高精度的LEO-5G下行時頻同步算法顯得尤為重要。

1" LEO-5G下行時頻同步算法設計

1.1 PSS檢測算法設計

在低地球軌道（LEO）5G通信系統(tǒng)中，用戶設備（UE）的接入過程至關(guān)重要，其中時頻同步是關(guān)鍵步驟之一。為了實現(xiàn)物理小區(qū)標識（CELL ID）的獲取和下行時頻同步，以便準確解調(diào)數(shù)據(jù)并獲取系統(tǒng)信息，設計高效的下行時頻同步算法顯得尤為重要。在LEO-5G系統(tǒng)的同步過程中，根據(jù)協(xié)議規(guī)定的子載波間隔和信號帶寬等參數(shù)，可以確定正交頻分復用（OFDM）符號的長度和循環(huán)前綴（CP）的長度。這些參數(shù)讓我們能夠進行去CP和快速傅里葉變換（FFT）等關(guān)鍵操作。在掌握了這些參數(shù)后，LEO-5G系統(tǒng)的下行時頻同步算法關(guān)鍵步驟具體流程如圖1所示。

PSS的主要作用是在小區(qū)組內(nèi)傳輸標號N，因此在接收端需要設計有效的PSS檢測算法，以識別N并實現(xiàn)粗定時點的查找[2]。筆者對傳統(tǒng)的PSS檢測算法進行了改進，提出了一種名為“兩塊合并分兩段互相關(guān)”的新算法。在信噪比（SNR）為-8 dB的環(huán)境下，通過Matlab軟件仿真，比較了4種檢測算法的互相關(guān)值峰值對平均值功率比（PAPR）、累積分布函數(shù)（CDF）和噪聲PAPR互補累計分布函數(shù)（CCDF）。

1.2 SSS檢測算法設計

在LEO-5G系統(tǒng)下行鏈路的時頻同步算法研究中，輔同步信號（SSS）檢測是至關(guān)重要的環(huán)節(jié)。鑒于單邊帶（SSB）塊定義下的SSS序列共有336組，若采用時域檢測，將引發(fā)大量的相關(guān)乘法計算，故通常選擇在頻域進行檢測。

時間精同步的目標是在原始采樣率上找到定時同步點?；谥魍叫盘枺≒SS）檢測得到的粗定時結(jié)果設置一個固定長度的搜索窗口，通過滑動互相關(guān)并在模方值中尋找最大值來確定精確的定時點。具體而言，原始采樣率信號變換到頻域后與本地PSS進行互相關(guān)，搜索窗口SearchWindow的范圍根據(jù)粗定時結(jié)果設定。

頻偏精同步是在完成SSS檢測之后的關(guān)鍵步驟。雖然通過PSS分段相關(guān)估計得到的頻偏范圍較大，但精度較低。為此利用SSS和PSS的相關(guān)性質(zhì)對頻偏進行進一步估計。在系統(tǒng)子載波間隔為120 kHz的情況下，對應的頻偏估計范圍達到±28 kHz。

2" "下行同步算法的FPGA實現(xiàn)

2.1 下行同步FPGA實現(xiàn)架構(gòu)

在針對低地球軌道（LEO）-5G系統(tǒng)中的下行時頻同步算法研究過程中，現(xiàn)場可編程門陣列（FPGA）實現(xiàn)架構(gòu)發(fā)揮著至關(guān)重要的作用。正如圖2所示該架構(gòu)專為100 MHz帶寬的中頻信號設計，其采樣率最高可達491.52 MHz。經(jīng)過精心設計的降采樣處理，基帶信號的速率被調(diào)整至15.36 MHz和30.72 MHz，以適應下行同步模塊的工作需求，而該模塊則以250 MHz作為其工作時鐘頻率。系統(tǒng)工作流程從主同步信號（PSS）檢測開始，這一步驟負責計算小區(qū)組內(nèi)標識N以及粗頻偏F，次級同步信號（SSS）檢測過程進一步細化了小區(qū)組內(nèi)標識為NID。隨后，系統(tǒng)進行精頻偏估計，得到F02及F03的計算結(jié)果。

在完成必要的同步與估計后，系統(tǒng)接著根據(jù)解資源映射的結(jié)果進行頻域信道估計與均衡，這一步驟對于消除信號在傳輸過程中可能產(chǎn)生的畸變至關(guān)重要[3]。最終，系統(tǒng)執(zhí)行星座解映射（QPSK解調(diào)），將調(diào)制的信號還原為原始數(shù)據(jù)流。為了驗證FPGA實現(xiàn)的正確性和有效性，實驗結(jié)果被導入到Matlab平臺進行后續(xù)處理。在Matlab中，數(shù)據(jù)經(jīng)過解擾、解速率匹配、Polar碼譯碼、解交織，以及PBCH解析等步驟，最終獲得MIB信息。

2.2 PSS檢測模塊與SSS檢測模塊設計

在LEO-5G系統(tǒng)下，下行時頻同步算法的實現(xiàn)中，F(xiàn)PGA（現(xiàn)場可編程門陣列）架構(gòu)扮演著至關(guān)重要的角色。該架構(gòu)確保終端通過主同步信號（PSS）檢測，能夠獲得基于采樣點的時間粗同步點，并同時確定小區(qū)組內(nèi)標號NID。為了在降低PSS檢測中的相關(guān)計算點數(shù)的同時，保持PSS的良好相關(guān)特性不被破壞，PSS模塊首先對接收信號進行下采樣處理。這一處理將采樣頻率降至15.36 MHz，使得在5 ms的半幀內(nèi)的采樣點數(shù)減少至76 800個，而一個OFDM符號內(nèi)的采樣點則降至128個。

接下來，在SSS（輔同步信號）檢測模塊中，根據(jù)PSS檢測得到的采樣粗同步點和單邊帶（SSB）的時頻結(jié)構(gòu)，精確計算出基帶信號中的SSS粗同步點。然后，利用存儲在本地的336組SSS與基帶信號中的SSS執(zhí)行直接互相關(guān)。通過比較判決最大模值，終端能夠確定N1ID，從而最終計算出具體的小區(qū)值。整個FPGA實現(xiàn)架構(gòu)的設計考慮了信號處理的實時性和準確性，以確保在高動態(tài)的LEO-5G環(huán)境中，能夠有效地完成下行鏈路的時頻同步。

2.3 CFOC頻偏補償模塊與星座解映射模塊設計

在LEO-5G下行時頻同步算法的研究中，CFOC頻偏補償模塊和星座解映射模塊的設計顯得尤為關(guān)鍵。CFOC模塊的核心理念在于利用頻率偏移量的輸入，動態(tài)生成補償數(shù)據(jù)，以實現(xiàn)對最多4相信號并行輸入數(shù)據(jù)的實時頻偏補償。

當模塊處理的valid信號被激活后，如果檢測到新的頻偏與前一周期的頻偏存在差異，直接數(shù)字式頻率合成器（DDS）將進行復位。在這一過程中，DDS需要計算頻率控制字和相位偏移量等關(guān)鍵數(shù)據(jù)，且復位信號在低電平有效并持續(xù)兩個時鐘周期后恢復高電平。一旦DDS接收到有效的輸入信號，它將開始工作，并在延遲六個時鐘周期后，拉高DDS輸出的有效信號，隨后輸出計算出的正余弦信號。該信號進一步用于對經(jīng)過相應時鐘延時的四相輸入IQ數(shù)據(jù)進行實時頻偏補償。

星座解映射模塊則采用了軟解調(diào)技術(shù)，這是相對于硬解調(diào)更為高級的技術(shù)。在發(fā)送端，星座映射的過程是將N比特輸入數(shù)據(jù)通過指定的調(diào)制方式轉(zhuǎn)換為頻域符號。例如，二進制相移鍵控（BPSK）和π/2-BPSK將1比特映射為一個符號，QPSK將2比特映射為一個符號，而8PSK將3比特映射為一個符號。星座解映射基本上是星座映射的逆過程，它根據(jù)上層信號控制的映射方式，將輸入的復數(shù)數(shù)據(jù)還原成以對數(shù)似然比（LLR）表示的軟解調(diào)信息。

3" "FPGA仿真結(jié)果分析

3.1 PSS檢測仿真

在針對LEO-5G下行時頻同步算法的研究中，主同步信號（PSS）檢測模塊的仿真與驗證是評估其性能的關(guān)鍵階段。該仿真活動嚴格遵循了算法設計所提出的方案，部分仿真結(jié)果如下表所示。具體來說，粗同步所允許的誤差范圍被明確地限定在正負一個子載波長度內(nèi)，即在頻率偏差上不超過（-120，120] kHz，相應的，在采樣點誤差上則限制在0至255的范圍內(nèi)。

為了對PSS檢測模塊的性能進行全面評估，本研究考慮了不同長度的降采樣后基帶信號，包括半幀、1幀和2幀，并分別設置了N2ID值為0、1以模擬不同的通信場景。經(jīng)過測試的仿真結(jié)果顯示，在所有設定的采樣點誤差范圍內(nèi)，PSS檢測模塊均成功實現(xiàn)了同步，表明該模塊具備良好的魯棒性和可靠性。此外，從處理延時的角度來看，該模塊表現(xiàn)出了高效的處理能力，平均處理延時約為1.482 ms，這對于實時通信系統(tǒng)來說是極為關(guān)鍵的性能指標。

具體而言，通過對半幀、1幀和2幀長度的降采樣后的基帶信號進行測試，PSS檢測模塊在所有情況下均能成功實現(xiàn)同步。這表明該模塊對于不同長度的基帶信號具有良好的適應性，能夠在不同的通信場景下實現(xiàn)可靠的同步。此外，PSS檢測模塊還展現(xiàn)出了高效的處理能力。平均處理延時約為1.482 ms，這意味著該模塊能夠在短時間內(nèi)完成同步操作，滿足實時通信系統(tǒng)的要求。

3.2 Matlab仿真效果

為了驗證FPGA算法在低軌衛(wèi)星通信5G下行時頻同步（LEO-5G）中的效能，本研究利用Matlab軟件對FPGA模塊的同步性能進行了全面的評估。首先在Matlab環(huán)境中構(gòu)建了一條完整的軟鏈路模擬系統(tǒng)，該系統(tǒng)包括了發(fā)射端、加性高斯信道以及接收端。在發(fā)射端，以物理廣播信道（PBCH）的比特序列作為輸入，模擬了無線空口實驗數(shù)據(jù)的傳輸過程。數(shù)據(jù)經(jīng)過信道傳播后，接收端首先執(zhí)行了符號級別的處理，隨后進行了位級別的處理，最終完成了主信息塊（MIB）的解析。

為了更深入地檢驗FPGA模塊的性能，筆者將通過加性高斯信道傳輸后的數(shù)據(jù)進行定點化處理，并以此數(shù)據(jù)作為輸入，導入到實現(xiàn)下行時頻同步功能的FPGA模塊中，進行仿真測試。這些測試的結(jié)果被重新導入到Matlab中，以便進行位級別處理，并最終完成MIB的解析。MIB解析結(jié)果表明當信噪比（Signal-to-Noise Ratio，SNR）超過-4 dB時，MIB解析的正確率超過了90%。結(jié)果如圖3所示，與Matlab軟件設計的同步性能相比，F(xiàn)PGA設計的同步性能在信噪比上約有1 dB的差距。特別是在信噪比范圍為-7至-4 dB的情況下，F(xiàn)PGA模塊的MIB解析正確率約為83.07%。

4" "結(jié)束語

在LEO-5G下行時頻同步算法研究中，經(jīng)過一系列深入的分析和仿真實驗，得出的結(jié)論證實了所提出算法的有效性和可靠性。通過對PSS檢測模塊和CFOC頻偏補償模塊的設計與仿真，研究展示了這些模塊在實現(xiàn)時間和頻率粗同步方面的優(yōu)越性能。特別是在存在采樣點誤差的情況下PSS檢測模塊能夠準確地完成時間同步，而CFOC頻偏補償模塊則能有效地糾正由于頻偏引起的相位偏差，兩者共同確保了數(shù)據(jù)傳輸?shù)母邷蚀_度。通過與Matlab軟件的聯(lián)合測試，驗證了FPGA實現(xiàn)的下行時頻同步算法在實際信道條件下的性能。結(jié)果顯示在信噪比大于-4 dB的環(huán)境中，MIB解析的正確率超過90%，表明了算法在高信噪比條件下的優(yōu)秀表現(xiàn)。即使在信噪比較低至-7 dB的惡劣環(huán)境中解析正確率也能達到約83.07%，證明了算法在對抗信道噪聲方面的魯棒性。所以本文所提出的LEO-5G下行時頻同步算法及其FPGA實現(xiàn)路徑，不僅滿足了系統(tǒng)設計對實時性和精確度的要求，而且在多變的信道環(huán)境中保持了穩(wěn)定的同步性能，這為未來LEO-5G系統(tǒng)的實際應用和進一步研究提供了技術(shù)支撐。

參考文獻

[1] 何思然．5G NR下行時間頻率同步方法研究[D]．南京：東南大學，2022．

[2] 劉寬．5G NR毫米波系統(tǒng)時頻同步技術(shù)研究[D]．成都：電子科技大學，2022．

[3] 石榮，鄧科，王學華，等．采用通信偵察方法實現(xiàn)5G-NR下行同步與廣播信息獲取的研究[J]．移動通信，2020，44（10）：54-60．

作者簡介：汪文軍（1980—），男，漢族，陜西渭南人，副高級工程師，本科，研究方向為信息通信。