１965年4月，戈登·摩爾發(fā)表論文《在集成電路中填充更多元件》，提出了預(yù)測集成電路技術(shù)發(fā)展趨勢的摩爾定律，并在第3頁（Page"3）強調(diào)，“當(dāng)技術(shù)發(fā)展到摩爾定律極限時，設(shè)計、材料、架構(gòu)創(chuàng)新將是突破該極限的未來之路”。經(jīng)過半個多世紀(jì)的發(fā)展，集成電路技術(shù)趨近摩爾定律極限。2018年，美國防部高級研究計劃局（DARPA）為了突破該極限，擴大美集成電路技術(shù)優(yōu)勢，在“電子復(fù)興計劃”中布局了“Page"3”項目群。該項目群由工業(yè)界主導(dǎo)，大學(xué)配合，并根據(jù)需要持續(xù)新增項目，旨在撬動工業(yè)界創(chuàng)新潛力，聚焦新材料、新架構(gòu)和新設(shè)計，探索后摩爾時代微電子技術(shù)發(fā)展新路徑，促進(jìn)創(chuàng)新技術(shù)成果向國防應(yīng)用轉(zhuǎn)化，提高美國在半導(dǎo)體制造領(lǐng)域的全球競爭力。

項目布局

該項目群啟動時包括6個項目，項目周期多為4～4.5年，總投資約2.8億美元，主要由鏗騰、英特爾、英偉達(dá)、高通、IBM等機構(gòu)承擔(dān)研究。此后，DARPA每年都新增此類項目，目前已增至40多個。從總體上看，項目布局集中于后摩爾時代集成電路發(fā)展的材料與集成、系統(tǒng)架構(gòu)、電路設(shè)計3大關(guān)鍵領(lǐng)域。

材料與集成領(lǐng)域，旨在通過新材料結(jié)合新架構(gòu)，解決內(nèi)存?zhèn)鬏斚拗朴嬎闼俣冗@一瓶頸問題，實現(xiàn)電路性能大幅躍升，提高大數(shù)據(jù)處理能力，為人工智能、超級計算等前沿領(lǐng)域發(fā)展奠定基礎(chǔ)。系統(tǒng)架構(gòu)領(lǐng)域，旨在研究專用功能所需的最優(yōu)電路結(jié)構(gòu)，重點探索簡單編程情況下軟硬件協(xié)同優(yōu)化的新方法。充分發(fā)揮專用、可重構(gòu)電路能力，尋求后摩爾時代計算架構(gòu)創(chuàng)新發(fā)展路徑。電路設(shè)計領(lǐng)域，旨在開發(fā)專用電路快速設(shè)計工具，大幅縮短設(shè)計時間、降低復(fù)雜度，解決專用電路設(shè)計成本高昂問題。

典型項目進(jìn)展

目前，“Page"3”項目群的6個項目已完成，并部分實現(xiàn)成果轉(zhuǎn)化；新設(shè)項目群大多處于論證啟動階段，部分進(jìn)入研發(fā)階段的項目已取得初步成果。

材料與集成領(lǐng)域典型項目 在“Page"3”項目群中有“三維單芯片系統(tǒng)”和“新式計算需求”2個項目，項目周期均為4.5年，合計投入經(jīng)費6435萬美元。在新設(shè)項目群中有“極端可擴展性封裝”“通用微光學(xué)系統(tǒng)激光器”等項目。

“三維單芯片系統(tǒng)”項目共分3個階段。第一階段主要是采用90納米工藝構(gòu)建基于碳納米管場效應(yīng)晶體管的三維單芯片（3DSoC），并將該技術(shù)轉(zhuǎn)移到美國天水公司的200毫米晶圓上進(jìn)行批量生產(chǎn)。2019年8月，美國麻省理工學(xué)院制造出世界首個超大規(guī)模全碳納米管互補性金屬氧化物半導(dǎo)體（CMOS）微處理器芯片。2020年8月，天水公司和麻省理工學(xué)院宣布，“三維單芯片系統(tǒng)”項目進(jìn)入第二階段，主要提高制造的性能和產(chǎn)量，向商業(yè)化推進(jìn)。第三階段主要是實現(xiàn)多樣化產(chǎn)品設(shè)計的高產(chǎn)量制造，使美國制造工廠可為軍用和商用客戶提供按需代工服務(wù)。

“極端可擴展性封裝”項目共分3個階段：第一階段開展概念、組件及功能演示；第二階段開展集成設(shè)計和原型制造；第三階段開展可擴展性、復(fù)雜性和成熟度檢驗。項目在其主攻的光子組件并行架構(gòu)、多光子芯片模塊、封裝內(nèi)光互連取代電互連等研究方向上取得突破。

2020年3月，艾亞實驗室公司和英特爾公司合作，首次將光信號傳輸元件封裝至芯片內(nèi)部，實現(xiàn)了從系統(tǒng)級、電路板級光互連向芯片內(nèi)部光互連的演進(jìn)。在現(xiàn)場可編程門陣列（FPGA）中，采用兩個光子接口小芯片取代了傳統(tǒng)電輸入/輸出接口，小芯片能夠在功耗降低到1/10的情況下，將互連帶寬密度提高1000倍，從而使封裝內(nèi)芯片間數(shù)據(jù)傳輸速率達(dá)到1000吉比特/秒（現(xiàn)為100吉比特/秒），帶寬高達(dá)5.12太比特/秒，為實現(xiàn)人工智能、云、高性能計算、5G和激光雷達(dá)等應(yīng)用提供新的途徑。

同時，通過項目的實施，還形成了創(chuàng)新生態(tài)系統(tǒng)，支撐商業(yè)用戶和國防部用戶長期持續(xù)共享項目技術(shù)創(chuàng)新成果。

系統(tǒng)架構(gòu)領(lǐng)域典型項目 在“Page"3”項目群中有“軟件定義硬件”和“特定領(lǐng)域片上系統(tǒng)”兩個項目，項目周期均為4年，合計投入經(jīng)費1.15億美元。在新設(shè)項目群中有“數(shù)字射頻戰(zhàn)場模擬器”“物理安全保障架構(gòu)”等項目。

“特定領(lǐng)域片上系統(tǒng)”項目在定制化專用芯片研制試點、專用芯片設(shè)計方法與工具等技術(shù)方向上取得突破。在定制化專用芯片研制試點方向上，2022年，美國威斯康星大學(xué)研發(fā)出一種用于邊緣人工智能應(yīng)用的特定領(lǐng)域片上系統(tǒng)，集成了一個通用RISC-V核心和5個硬件加速器，用于執(zhí)行可穿戴健康監(jiān)測任務(wù)。評估表明，該系統(tǒng)的執(zhí)行效率比軟件方式快9.1倍，能效高8.9倍。在專用芯片設(shè)計方法與工具方向上，2023年，美國得克薩斯大學(xué)開發(fā)了特定領(lǐng)域片上系統(tǒng)的設(shè)計技術(shù)。該技術(shù)支持系統(tǒng)快速模擬，與現(xiàn)行設(shè)計工具相比，模擬速度提升8400倍，精度提升98.5%，大幅加快協(xié)同設(shè)計速度，在自動駕駛和機器人等領(lǐng)域具有廣泛應(yīng)用前景。

“數(shù)字射頻戰(zhàn)場模擬器”項目：2019年，美空軍研究實驗室展示了該系統(tǒng)原型；2020年，美陸軍作戰(zhàn)能力發(fā)展司令部對其進(jìn)行測試，評估新型電子戰(zhàn)系統(tǒng)在真實射頻環(huán)境中的性能；2021年8月，美太平洋海軍信息戰(zhàn)中心與佐治亞理工學(xué)院簽訂1150萬美元的訂單，推進(jìn)以此項目為基礎(chǔ)的“新型高性能計算機”項目。作為模擬戰(zhàn)場射頻環(huán)境的強大工具，該項目成果在軍事和國防工業(yè)中應(yīng)用廣泛，可用于開發(fā)、測試?yán)走_(dá)與電子戰(zhàn)等射頻系統(tǒng)。

電路設(shè)計領(lǐng)域典型項目 在“Page"3”項目群中有“電子設(shè)備智能設(shè)計”和“高端開源硬件”兩個項目，項目周期均為4年，合計投入經(jīng)費近1億美元。在新設(shè)項目群中有“實時機器學(xué)習(xí)”“安全硅的自動實施”等項目。

“電子設(shè)備智能設(shè)計”項目分為兩個階段：第一階段開發(fā)用于芯片物理設(shè)計的自動化布局生成器；第二階段運用該生成器結(jié)合現(xiàn)有工藝生產(chǎn)芯片。目前該項目的研究工作已完成，其成果已形成相關(guān)方案、產(chǎn)品和應(yīng)用。2020年7月，項目團隊通過大量原始設(shè)計數(shù)據(jù)，運用人工智能和機器學(xué)習(xí)的方法訓(xùn)練得到模型，研發(fā)出自動化布局生成器，可實現(xiàn)電路板自動布局和布線。該項目成果使模擬混合信號電路物理設(shè)計擺脫了對專業(yè)人員的高度依賴，即使用戶不具備電子設(shè)計專業(yè)知識，也能在24小時內(nèi)完成硬件電路的物理設(shè)計，將傳統(tǒng)物理設(shè)計耗時縮短至1/7。

“安全硅的自動實施”項目分3個階段：第一階段開發(fā)安全算法和架構(gòu)；第二階段開發(fā)安全平臺；第三階段評估性能和影響。該項目于2022年4月—2023年4月完成了從建模、設(shè)計到原型開發(fā)、測試的轉(zhuǎn)化，2023—2024年進(jìn)入最終測試階段。

成效研判

從實施情況看，“Page"3”和新設(shè)項目群聚焦微電子技術(shù)長遠(yuǎn)發(fā)展，匯聚工業(yè)界和高校優(yōu)勢力量，在材料與集成、系統(tǒng)架構(gòu)、電路設(shè)計3大領(lǐng)域，完成了多項技術(shù)成果和應(yīng)用轉(zhuǎn)化，取得了單片異構(gòu)集成實用化、專用芯片定制通用化、芯片電路設(shè)計智能化等后摩爾時代微電子技術(shù)發(fā)展的戰(zhàn)略性突破。

單片異構(gòu)集成實用化開辟了提升芯片運算速度的新路徑。通過“三維單芯片系統(tǒng)”“極端可擴展性封裝”等項目，完成了在單一襯底上構(gòu)建三維微系統(tǒng)的技術(shù)突破，實現(xiàn)封裝內(nèi)光互聯(lián)，大幅縮短計算時間、降低系統(tǒng)功耗，實現(xiàn)了芯片性能的數(shù)量級提升?！叭S單芯片系統(tǒng)”項目通過將碳納米管進(jìn)行三維集成，大幅降低了邏輯和存儲器的訪問延遲。2020年，DARPA成功將實驗室三維芯片技術(shù)轉(zhuǎn)化為可在美國商業(yè)晶圓廠中實施的技術(shù)，為單片異構(gòu)集成指明了新方向，對美國恢復(fù)先進(jìn)制造能力具有重要意義，展示出解決后摩爾時代信息系統(tǒng)大數(shù)據(jù)處理瓶頸問題的有效能力?！皹O端可擴展性封裝”項目在2020年通過封裝內(nèi)光互連取代電互連，使芯片間的數(shù)據(jù)傳輸能力得到數(shù)量級提升。DARPA負(fù)責(zé)此項目的項目經(jīng)理稱，“帶有光接口的現(xiàn)場可編程門陣列，將對改善高性能計算、人工智能、大規(guī)模仿真和先進(jìn)雷達(dá)等國防軍事能力產(chǎn)生重要影響”。

專用芯片的定制通用化開辟了數(shù)據(jù)密集型算法低成本運行的新途徑?！败浖x硬件”項目實現(xiàn)了自適應(yīng)配置、可重構(gòu)的軟硬件全新架構(gòu)，尤其適用于對算力和靈活性有極高要求的數(shù)據(jù)處理領(lǐng)域；在節(jié)省芯片面積的同時，縮短開發(fā)周期，加快產(chǎn)品上市速度。英特爾、英偉達(dá)、賽靈思等企業(yè)已紛紛布局可重構(gòu)架構(gòu)相關(guān)業(yè)務(wù)。未來，DARPA希望通過該項目，推動機器學(xué)習(xí)和人工智能等技術(shù)在國防軍事領(lǐng)域的應(yīng)用，進(jìn)一步提升后勤預(yù)測、決策支持、情報監(jiān)視偵察等能力。上述數(shù)據(jù)理解能力和環(huán)境變化預(yù)測能力，將助力美國形成不對稱優(yōu)勢。

芯片電路設(shè)計智能化開辟了專用集成電路設(shè)計大幅提升效率、降低成本與專業(yè)難度的新路徑。“電子設(shè)備智能設(shè)計”項目開發(fā)算法和軟件，創(chuàng)建了自動化布局生成器，為混合信號集成電路、系統(tǒng)級封裝和印制電路板設(shè)計提供便利。2020年，美陸軍研究實驗室在此自動化布局生成器上完成了三維集成電路的設(shè)計。“高端開源硬件”項目構(gòu)建了一個開源的設(shè)計和驗證框架，支持以低成本實現(xiàn)超復(fù)雜片上系統(tǒng)設(shè)計的技術(shù)、方法和標(biāo)準(zhǔn)。

綜上，在大國競爭背景下，DARPA圍繞鞏固并擴大美微電子技術(shù)優(yōu)勢的戰(zhàn)略目標(biāo)，組織發(fā)動企業(yè)界、學(xué)術(shù)界和軍方的優(yōu)勢力量，重點聚焦材料與集成、系統(tǒng)架構(gòu)、電路設(shè)計3大技術(shù)領(lǐng)域，成功探索多條后摩爾時代微電子技術(shù)創(chuàng)新發(fā)展路徑，有力引領(lǐng)并驅(qū)動美國微電子領(lǐng)域技術(shù)與產(chǎn)業(yè)的“全面復(fù)興”，助力半導(dǎo)體創(chuàng)新鏈、產(chǎn)業(yè)鏈、供應(yīng)鏈進(jìn)一步完善，為美軍信息化、智能化發(fā)展提供強大的創(chuàng)新動力。

責(zé)任編輯：王宇璇