摘要：該文針對小型化軟件無線電平臺輕量化、低功耗設(shè)計要求，提出了一種基于SOC芯片的開放性、標(biāo)準(zhǔn)化、小型化的軟件無線電通信平臺，可實現(xiàn)通信裝備架構(gòu)統(tǒng)一、波形按需加載。

關(guān)鍵詞：小型化；軟件無線電；通信

doi：10.3969/J.ISSN.1672-7274.2024.07.007

中圖分類號：TN 92 文獻(xiàn)標(biāo)志碼：A 文章編碼：1672-7274（2024）07-00-04

Design of a Miniaturized Software Radio Communication Platform

WANG Tao

（54th Research Institute of China Electronics Technology Group Corporation， Shijiazhuang 050081， China）

Abstract： This article proposes an open， standardized， and miniaturized software radio communication platform based on SOC chips to meet the requirements of lightweight and low-power design for miniaturized software radio platforms. It can achieve unified communication equipment architecture and on-demand waveform loading.

Keywords： miniaturization; software defined radio; communication

0 引言

軟件定義無線電平臺是基于通用的硬件平臺，使用可編程的軟件方法來滿足不同需求的無線電系統(tǒng)[1]。美國國防部在1997年啟動聯(lián)合戰(zhàn)術(shù)無線電系統(tǒng)（JTRS）項目[2]，目標(biāo)是研制基于軟件無線電標(biāo)準(zhǔn)體系架構(gòu)（SCA）的戰(zhàn)術(shù)電臺，使手持式、背負(fù)式、機(jī)載式[3]等電臺能夠相互兼容，但當(dāng)時的軟件無線電架構(gòu)主要面向通用的軟件無線電系統(tǒng)，并非專門針對小型化手持平臺，難以適應(yīng)小型化平臺的各種資源約束。2010年和2012年，美國國防部相繼發(fā)布SCA Next草案和SCA v4.0，提出了可裁剪的SCA核心框架的概念，可通過裁剪框架接口達(dá)到小型化的目的，為小型化軟件無線電通信平臺提供了很好的解決方案。

目前，我國關(guān)于小型化通信平臺對軟件無線電應(yīng)用的研究尚處于起步階段，大部分設(shè)備主要針對單波形應(yīng)用場景，采用專用平臺或者多平臺堆疊方式設(shè)計，導(dǎo)致設(shè)備功能弱、型譜多、通用性差，極大地限制了小型化通信平臺互聯(lián)互通互操作能力。為解決以上問題，通過對比分析現(xiàn)有軟件無線電通信平臺特點，筆者提出一種小型化軟件無線電通信平臺設(shè)計思路，可用于構(gòu)建開放性、標(biāo)準(zhǔn)化、小型化的軟件無線電硬件平臺。

1 小型化硬件平臺設(shè)計

小型化通信平臺一般由天線、射頻處理單元、基帶處理單元、應(yīng)用處理單元、電源管理及其他配套外設(shè)組成（如圖1所示）。為實現(xiàn)更高的集成度和更低功耗，小型化通信平臺除天線外，各個功能單元往往采用芯片化的設(shè)計思路，有時各功能單元也會集成至一顆芯片來實現(xiàn)。針對軟件無線電架構(gòu)要求，下面重點對射頻處理單元和基帶處理單元進(jìn)行分析。

圖1 小型化硬件平臺架構(gòu)

1.1 基帶處理單元

通信平臺基帶處理主要由具備可編程能力的通用處理器（GPP）、數(shù)字信號處理器（DSP）和現(xiàn)場可編程門陣列（FPGA）等實現(xiàn)。根據(jù)具體采用的處理器實現(xiàn)方式，基帶平臺架構(gòu)主要分為兩大類，一類是采用多個GPP、DSP和FPGA處理器來完成基帶處理功能，另一類是采用單個包含多個異構(gòu)處理器核的片上系統(tǒng)（SoC）芯片來支持基帶處理，以下為幾種典型基帶處理方案的對比分析：

（1）GPP+DSP+FPGA分立處理方案?；鶐в布脚_采用GPP+DSP+FPGA的分立架構(gòu)，GPP處理器完成通信波形協(xié)議處理及接口擴(kuò)展等功能，DSP芯片和FPGA芯片支持波形物理層運(yùn)行。

（2）GPP+DSP或FPGA分立處理方案。基帶硬件平臺選用GPP處理器與DSP芯片或FPGA芯片的分立架構(gòu)，GPP處理器完成通信波形協(xié)議處理及接口擴(kuò)展等功能，DSP芯片或FPGA芯片支持波形物理層運(yùn)行。

（3）高集成SoC芯片處理方案?；鶐в布脚_選用集成GPP/DSP/FPGA的SoC單芯片解決方案，SoC芯片中GPP處理器核完成通信波形協(xié)議處理及接口擴(kuò)展等功能，SoC芯片DSP或FPGA核，支持波形物理層運(yùn)行。

高集成SoC芯片處理器方案基帶將GPP、DSP、FPGA資源集成在一顆芯片中，與多芯片架構(gòu)相比，周邊電源芯片PMU、存儲器等器件數(shù)量最少，設(shè)計難度最低，在功耗、占用面積上也有很大優(yōu)勢，更高速的芯片內(nèi)部總線與芯片間總線相比，系統(tǒng)運(yùn)行的實時性和穩(wěn)定性更好，另外隨著芯片制程工藝的快速發(fā)展，單芯片處理能力也越來越強(qiáng)。因此針對小型化軟件無線電通信平臺基帶處理單元，采用高集成SoC芯片處理方案是最優(yōu)選擇。

目前，應(yīng)用比較廣泛的高集成度SoC芯片以Xilinx公司的ZYNQ系列芯片以及辰芯科技的LC1881芯片為代表，其中，ZYNQ系列芯片采用集成ARM核和FPGA核方式實現(xiàn)，而LC1881芯片則采用集成ARM核和DSP核的方式實現(xiàn)。

ZYNQ系列芯片依托于FPGA，具有較強(qiáng)的波形運(yùn)算處理能力，但其僅是單純地將ARM和FPGA堆疊，針對小型化軟件無線電通信平臺而言，在小型化低功耗方面相較于傳統(tǒng)GPP+FPGA方案并不具備較大的優(yōu)勢。LC1881芯片則采用異構(gòu)多核的處理方式，基帶處理可由內(nèi)部集成的矢量DSP核、控制DSP核及多個硬件加速器等分工處理完成，矢量DSP核負(fù)責(zé)算法處理，控制DSP核負(fù)責(zé)協(xié)議主控處理，加速器負(fù)責(zé)編譯碼、FFT這類復(fù)雜計算，從而保證高性能的同時有效降低運(yùn)行功耗，非常適合小型化軟件無線電平臺應(yīng)用。

1.2 射頻處理單元

典型的軟件無線電射頻處理有直接采樣和變頻采樣兩種結(jié)構(gòu)，其中，直接采樣是將模擬信號直接在射頻進(jìn)行采樣，從而簡化模擬變頻電路，使得架構(gòu)非常簡潔，自組合干擾少，但由于需滿足奈奎斯特采樣定理，隨著射頻頻率的提高，這種結(jié)構(gòu)對A/D轉(zhuǎn)換器的性能，如轉(zhuǎn)換速率、工作帶寬、動態(tài)范圍提出了較高的要求，同時對采樣后基帶信號處理能力要求也很高；變頻采樣結(jié)構(gòu)則是將模擬信號變頻到低中頻或零中頻再進(jìn)行采樣處理，和直接采樣架構(gòu)相比，高頻段可擴(kuò)展性好，但存在本振泄露、直流失調(diào)、I/Q不平衡等問題。

兩種射頻結(jié)構(gòu)各有優(yōu)勢，針對小型化通信平臺而言，根據(jù)用戶使用特點，工作頻段一般需覆蓋U、V、L、S頻段，特別是在高頻段的L、S頻段，若使用直接采樣射頻結(jié)構(gòu)，則對射頻芯片的采樣率提出了很高的要求，按照目前的工藝制造水平，芯片的面積、功耗也會大大增加，使其很難適應(yīng)小型化通信平臺的應(yīng)用需求，因此當(dāng)前變頻采樣結(jié)構(gòu)是小型化軟件無線電平臺的最優(yōu)選擇。

目前，在小型化通信平臺應(yīng)用領(lǐng)域，比較典型的變頻采樣結(jié)構(gòu)芯片主要有ADI公司AD9361射頻芯片和國內(nèi)城芯科技的CX9261綜合射頻芯片，主要參數(shù)對比如表1所示。

由表1對比可以看出，CX9261接收通道數(shù)量比AD9361多一個，并且各通道配置了不同的頻率綜合器，保證了各通道的獨立工作，從而更好地支持多通道并發(fā)場景；CX9261支持頻段范圍比AD9361小，但CX9261的AD/DA位寬優(yōu)于AD9361，因而具備更高的接收動態(tài)范圍；接收通道噪聲系數(shù)二者相當(dāng)，但CX9261擁有更高的接收增益和IIP3，能夠抗更大的帶內(nèi)及帶外信號干擾；最大輸出功率二者相當(dāng)，CX9261的EVM稍差，典型工作功耗CX9261略高。這兩款芯片最主要的特點是集成度高、功耗小，非常適合小型化軟件無線電通信平臺的應(yīng)用。

2 輕量化軟件平臺設(shè)計

由于小型化軟件無線電通信平臺對于功耗和體積的要求非常嚴(yán)格，傳統(tǒng)SCA軟件平臺架構(gòu)并不適用，這就需要通過對軟件平臺中的核心框架、操作系統(tǒng)、中間件等部分進(jìn)行裁剪和優(yōu)化設(shè)計，簡化軟件平臺配置，從而最大程度降低平臺軟件運(yùn)行造成的不必要的系統(tǒng)資源消耗，提高系統(tǒng)啟動和波形重構(gòu)速度，如圖2所示。

圖2 輕量級軟件平臺架構(gòu)

2.1 核心框架輕量化設(shè)計

核心框架是應(yīng)用層接口和服務(wù)的基本“核心”集，為波形應(yīng)用軟件設(shè)計者Qv/OxcCt+0gEk2fkPRD69Q==提供對底層軟件和硬件的高層次抽象。

（1）跨平臺設(shè)計。小型化通信平臺采用的操作系統(tǒng)多種多樣，核心框架作為運(yùn)行于操作系統(tǒng)之上的核心服務(wù)軟件，必須充分考慮跨平臺移植性，否則，將會帶來在不同操作系統(tǒng)間移植核心框架的巨大工作量。為了保證核心框架軟件能夠在主流操作系統(tǒng)平臺上進(jìn)行平滑移植，在核心框架軟件設(shè)計時，對主流操作系統(tǒng)平臺的POSIX支持性進(jìn)行了深入分析，對POSIX規(guī)范中的接口進(jìn)行了裁剪，擯棄了所有與特定平臺相關(guān)的系統(tǒng)調(diào)用，只使用所有平臺都兼容的POSIX接口，核心框架代碼全部采用標(biāo)準(zhǔn)C/C++語言開發(fā)，并通過宏定義來控制不同操作系統(tǒng)平臺的編譯選項和編譯流程。同時，對于不同平臺間的協(xié)議差異、編碼差異等，核心框架通過開發(fā)封裝層進(jìn)行了屏蔽。通過這些跨平臺設(shè)計技術(shù)，使得核心框架軟件在主流操作系統(tǒng)平臺上移植時，不需要修改任何源代碼，只需直接編譯即可。

（2）組件及接口設(shè)計?？紤]到對系統(tǒng)資源和功耗的嚴(yán)格要求，進(jìn)一步減少核心框架軟件的資源占用，在優(yōu)化設(shè)計時可以裁剪掉核心框架標(biāo)準(zhǔn)中一些可選組件和不使用的接口，組件如平臺組件工廠組件、應(yīng)用工廠組件等，接口如ComponentFactory、ParentDevice、AggregateDevice等。通過輕量化裁剪降低核心框架的系統(tǒng)管理層次，提高核心框架軟件的執(zhí)行效率，同時，考慮到與現(xiàn)有系統(tǒng)波形的兼容，基本應(yīng)用接口保持不變，不影響波形應(yīng)用的可移植性。

（3）域配置文件解析優(yōu)化設(shè)計。核心框架軟件負(fù)責(zé)對所有的域配置文件進(jìn)行解析，當(dāng)波形應(yīng)用比較復(fù)雜、域配置文件比較多時，其解析效率直接影響系統(tǒng)性能。為此，在核心框架軟件開發(fā)時，設(shè)計了一個高效的域配置文件解析引擎，對于系統(tǒng)中所有的域配置文件，只有在第一次使用時才打開進(jìn)行解析，一旦解析結(jié)束，所有解析結(jié)果保留到一棵解析樹上，這樣，下次使用該域配置文件時，就不用再進(jìn)行解析，而只需獲取解析樹的對象即可。

（4）波形部署管理。針對小型化軟件無線電通信平臺對波形應(yīng)用部署啟動和停止卸載指標(biāo)的嚴(yán)格要求，通過裁剪核心框架軟件在波形部署和卸載過程中不必要的條件判斷，從而實現(xiàn)靜態(tài)部署等方法，提高波形部署和卸載的執(zhí)行效率。

2.2 輕量化中間件設(shè)計

中間件作為軟件無線電體系結(jié)構(gòu)中操作環(huán)境的必要部分，起到了實現(xiàn)平臺系統(tǒng)中組件、任務(wù)之間的互聯(lián)、互通和互操作，屏蔽系統(tǒng)異構(gòu)差別和網(wǎng)絡(luò)協(xié)議差別，完成透明傳輸?shù)淖饔谩?/p>

（1）共享內(nèi)存本地通信機(jī)制設(shè)計。針對小型化軟件無線電平臺的中間件采用基于共享內(nèi)存作為本地組件間的底層通信協(xié)議，從而提高組件間的通信效率，同時將基于以太網(wǎng)底層通信協(xié)議進(jìn)行裁剪，減少傳輸機(jī)制對系統(tǒng)資源的占用，提升軟件平臺的輕量化程度。

（2）性能優(yōu)化。為滿足小型化軟件無線電通信平臺實時處理的性能要求和具體硬件環(huán)境的適應(yīng)性要求，中間件還在以下方面進(jìn)行優(yōu)化：一是采用影子內(nèi)存機(jī)制減少鎖和互斥信號量的使用，提高多任務(wù)并發(fā)訪問內(nèi)存的效率；并在協(xié)議封裝和解析時采用零拷貝機(jī)制，減少數(shù)據(jù)移動和內(nèi)存消耗，提高系統(tǒng)資源的使用效率；二是采用多線程連接策略，采用異步傳輸方式，減少數(shù)據(jù)傳輸?shù)难舆t，提高底層的通信效率和節(jié)點的并發(fā)處理能力。

2.3 硬件抽象層設(shè)計

硬件抽象層由通信函數(shù)和接口組件兩部分組成，通信函數(shù)提供硬件抽象層消息的路由功能，接口組件提供消息傳輸功能。CPU和DSP硬件抽象層接口組件為硬件驅(qū)動程序，F(xiàn)PGA硬件抽象層接口組件為硬件接口實體模塊。

（1）非阻塞回調(diào)接口優(yōu)化設(shè)計。非阻塞接口被上層組件調(diào)用后立即返回，其執(zhí)行結(jié)果是通過回調(diào)程序來處理。針對小型化平臺特點，在回調(diào)函數(shù)的實現(xiàn)中，通過采用將回調(diào)消息放入消息隊列的方式處理，應(yīng)用組件在另外的線程中從消息隊列取出處理，這樣可以大幅減少回調(diào)函數(shù)的執(zhí)行時間，從而優(yōu)化硬件抽象層的工作效率。

（2）動態(tài)可配置的緩沖管理機(jī)制。在互聯(lián)架構(gòu)設(shè)計中，參考基于DSP處理器移植SCA的實現(xiàn)架構(gòu)，設(shè)計多個線程來滿足波形組件數(shù)據(jù)和控制命令傳輸。實現(xiàn)時為了響應(yīng)DSP上多個組件端口的收發(fā)請求，為每個組件端口開設(shè)一個單獨線程，對于DSP上數(shù)據(jù)進(jìn)行操作時需要設(shè)定數(shù)據(jù)寫入和讀出的處理機(jī)制，保護(hù)數(shù)據(jù)存儲區(qū)，以確保系統(tǒng)正常運(yùn)行。在實現(xiàn)中需使用信號量對多線程和公共存儲區(qū)進(jìn)行管理，為DSP的每個與互聯(lián)模塊連接的端口開設(shè)一個線程，只有線程獲取到對信道和存儲區(qū)操作的信號量時才能響應(yīng)端口的請求。

3 驗證與分析

3.1 測試環(huán)境搭建

為驗證本文設(shè)計的小型化軟件無線電通信平臺性能，按照圖3所示，搭建一種手持軟件無線電通信平臺。其中應(yīng)用和基帶處理單元選用高集成SoC芯片LC1881，射頻處理單元選用CX9261綜合射頻芯片。

圖3 手持軟件無線電通信平臺

3.2 多波形加載驗證

（1）自組網(wǎng)波形加載驗證。按圖4所示搭建測試環(huán)境，在平臺上加載自組網(wǎng)波形，配置波形頻率、功率、速率相關(guān)參數(shù)，使兩個平臺通過無線連接組網(wǎng)成功，然后通過PC計算機(jī)Iperf軟件進(jìn)行灌包測試。經(jīng)10 min測試，PC機(jī)統(tǒng)計無丟包。

圖4 加載自組網(wǎng)波形測試框圖

（2）天通衛(wèi)星波形加載。按圖5所示搭建測試環(huán)境，在平臺上加載天通衛(wèi)星通信波形，配置相關(guān)參數(shù)，接入天通衛(wèi)星網(wǎng)絡(luò)，通過平臺1向平臺2撥號，接通后保持10 s，共撥打了10次，均能撥打成功，話音清晰。

圖5 加載天通波形測試框圖

3.3 功耗測試

在平臺上加載天通衛(wèi)星通信波形，接入天通衛(wèi)星網(wǎng)絡(luò)，測試平臺待機(jī)和話音通話平均工作功耗，與天通專用手持終端測試對比結(jié)果如表2所示?？梢钥闯?，小型化軟件無線電通信平臺加載天通波形運(yùn)行功耗與天通專用平臺大體相當(dāng)。

4 結(jié)束語

本文針對目前小型化通信平臺型譜多、通用性差等問題，結(jié)合軟件無線電與小型化平臺的特點，提出了一種小型化軟件無線電通信平臺設(shè)計思路，介紹了小型化硬件平臺及輕量化軟件平臺的設(shè)計方法，構(gòu)建了開放性、標(biāo)準(zhǔn)化、小型化的軟件無線電硬件平臺。并且通過搭建的測試環(huán)境，對平臺多波形加載及低功耗性能進(jìn)行了測試，驗證了平臺設(shè)計的基本功能。

參考文獻(xiàn)

[1] 陶玉柱，胡建旺，崔佩璋．軟件無線電技術(shù)綜述[J]．通信技術(shù)，2011，44（1）：37-39．

[2] 吳坤興．美軍的聯(lián)合戰(zhàn)術(shù)無線電系統(tǒng)（JTRS）[J]．艦船電子工程，2022（3）：45-49．

[3] 賈哲，吳瓊玉，蔡春曉．美軍軟件定義電臺發(fā)展研究[J]．信息通信，2018（3）：167-168．