翟官寶， 汪鵬君， 李 剛， 莊友誼

（溫州大學(xué)電氣與電子工程學(xué)院, 浙江溫州 325035）

隨著物聯(lián)網(wǎng)和先進(jìn)通信技術(shù)的發(fā)展，萬物互聯(lián)時(shí)代已經(jīng)到來。當(dāng)前數(shù)量龐大的電子設(shè)備已廣泛應(yīng)用于人們的生產(chǎn)、生活等各個(gè)方面。這些設(shè)備通常涉及大量敏感信息，一旦發(fā)生泄露，將對公眾隱私和財(cái)產(chǎn)、甚至人身安全構(gòu)成威脅。面對層出不窮的攻擊技術(shù)，研究人員提出各種加密算法和安全防御技術(shù)，以增強(qiáng)系統(tǒng)的安全性和可靠性。但大多數(shù)物聯(lián)網(wǎng)設(shè)備受其硬件資源、成本和計(jì)算能力等約束，傳統(tǒng)加密和認(rèn)證技術(shù)難以得到廣泛應(yīng)用，而物理不可克隆函數(shù)(Physical Unclonable Function, PUF)作為一種物理安全原語，利用制造過程中引入的不可控隨機(jī)工藝偏差生成設(shè)備獨(dú)有的數(shù)字指紋[1]，為解決該問題提供了一種全新的方案。最早的PUF 由Pappu 等[2]于2002 年提出，隨著研究的深入，已涌現(xiàn)出各種不同類型的PUF 電路。對PUF 電路施加一組n比特激勵(lì)C，對應(yīng)生成m比特響應(yīng)R。激勵(lì)C和響應(yīng)R合稱為PUF 電路的激勵(lì)響應(yīng)對(Challenge Response Pair, CRPs)。根據(jù)PUF 生成CRPs 能力的不同，將其分為弱PUF 和強(qiáng)PUF[3]。弱PUF 產(chǎn)生CRPs 的數(shù)量有限，通常應(yīng)用于安全密鑰提取，典型的弱PUF 有SRAM-PUF、DRAM-PUF、蝶形PUF 等。強(qiáng)PUF 能生成指數(shù)級數(shù)量的CRPs，適用于系統(tǒng)設(shè)備認(rèn)證和低成本身份驗(yàn)證[4]，主要包括APUF、RO-PUF 及電流鏡PUF 等。對于強(qiáng)PUF，其CRPs 均借助相同單元的制造工藝偏差生成，因此CRPs 之間存在著內(nèi)在關(guān)聯(lián)，容易受 到如邏輯回歸(Logistic Regression, LR)、人工神經(jīng)網(wǎng)絡(luò)(Artificial Neural Network, ANN)、支持向量機(jī)(Support Vector Machine, SVM)等機(jī)器學(xué)習(xí)(Machine Learning, ML)算法的攻擊。

目前，防御ML 攻擊的技術(shù)主要分為兩類：一類是對PUF 電路結(jié)構(gòu)進(jìn)行非線性處理；另一類是設(shè)計(jì)專用電路對PUF 的激勵(lì)或響應(yīng)進(jìn)行模糊處理。對于前者，主要通過在PUF 電路中引入非線性或設(shè)計(jì)新型結(jié)構(gòu)單元改造PUF 電路，使電路模型線性不可分，因而能抵抗部分ML 攻擊。Gassend 等[5]在APUF 中引入前饋回路，將中間級的判決結(jié)果作為后級開關(guān)單元的激勵(lì)，提出前饋APUF(Feed Forward APUF,FF-APUF)；Machida 等[6]提出雙APUF(Double APUF,DAPUF)，將輸送至仲裁器判決的信號(hào)按交叉互換原則進(jìn)行配置，提升PUF 抗攻擊性能。對于后者，激勵(lì)和響應(yīng)之間的映射關(guān)系被擾亂，攻擊者難以直接獲取它們的對映關(guān)系，構(gòu)建電路模型的成本和難度均得以提高。文獻(xiàn)[7] 將多個(gè)并行的APUF 輸出進(jìn)行異或混淆處理后再輸出，提出異或APUF(XORAPUF)；文獻(xiàn)[8] 利用弱PUF 作為真隨機(jī)數(shù)發(fā)生器，將產(chǎn)生的隨機(jī)數(shù)與原始激勵(lì)進(jìn)行異或混淆，所得結(jié)果作為輸入至APUF 的實(shí)際激勵(lì)，提出輕量級PUF(Lightweight PUF, LSPUF)。然而，隨著性能更加優(yōu)異的ML 算法被不斷提出，上述抗攻擊方法也面臨著失效的威脅。因此，通過對PUF 電路抗攻擊電路結(jié)構(gòu)和ML 攻擊方法的研究，提出一種混合型抗機(jī)器學(xué)習(xí)強(qiáng)PUF 電路(Hybrid Strong PUF, HS-PUF)。該電路基于傳統(tǒng)現(xiàn)場可編程邏輯門陣列（Field Programmable Gate Array，F(xiàn)PGA）電路結(jié)構(gòu)而實(shí)現(xiàn)，有機(jī)結(jié)合兩種抗ML 攻擊方法，在確保穩(wěn)定性的同時(shí)，能有效提高抗攻擊效果。利用FPGA 對HS-PUF 進(jìn)行實(shí)驗(yàn)驗(yàn)證，采用經(jīng)典ML 攻擊方法分析其抗攻擊性能，并對隨機(jī)性、唯一性及硬件資源開銷等關(guān)鍵技術(shù)指標(biāo)展開評估。

1 理論基礎(chǔ)

1.1 ML 攻擊方法

ML 能使計(jì)算機(jī)在未被編程情況下獲得自主學(xué)習(xí)的能力[9]，應(yīng)用于PUF 電路攻擊領(lǐng)域表現(xiàn)為：若將收集到的部分CRPs 用于訓(xùn)練學(xué)習(xí)，ML 可根據(jù)訓(xùn)練的結(jié)果構(gòu)建一個(gè)完整的數(shù)學(xué)模型，該模型可用來預(yù)測PUF 電路輸出響應(yīng)，相當(dāng)于對PUF 電路進(jìn)行“數(shù)學(xué)克隆”。由于APUF 電路模型屬于線性方程，因此PUF 生成的CRPs 線性可分，APUF 安全性易受到威脅。

ML 算法根據(jù)訓(xùn)練集樣本的不同，可分為監(jiān)督學(xué)習(xí)算法、無監(jiān)督學(xué)習(xí)算法和強(qiáng)化學(xué)習(xí)算法[10]。監(jiān)督學(xué)習(xí)算法訓(xùn)練集中的樣本均有標(biāo)簽，在訓(xùn)練過程中使用標(biāo)簽進(jìn)行模型構(gòu)建的調(diào)整，可使預(yù)測的精度不斷提升，最終正確預(yù)測未知數(shù)據(jù)集；無監(jiān)督學(xué)習(xí)正好與監(jiān)督學(xué)習(xí)相反，訓(xùn)練集中未設(shè)置標(biāo)簽，可根據(jù)解決問題的不同分為關(guān)聯(lián)分析、聚類問題以及維度約減；強(qiáng)化學(xué)習(xí)的樣本需要通過和環(huán)境不斷進(jìn)行交互而獲得，區(qū)別于監(jiān)督學(xué)習(xí)算法需要通過人工收集并標(biāo)注。

常用的ML 算法包含LR、ANN 和SVM 等。LR 算法屬于廣義上的線性回歸模型[11]，其輸出是在線性回歸計(jì)算結(jié)果的基礎(chǔ)上，利用Sigmoid 函數(shù)將其轉(zhuǎn)換成概率值，可表示為：

其中y表示線性回歸函數(shù)值。LR 具有結(jié)構(gòu)簡單、計(jì)算量小、功能強(qiáng)大等特點(diǎn)，適用于線性分類問題的模型構(gòu)建。SVM 的目標(biāo)是找到一個(gè)分離超平面，使樣本數(shù)據(jù)集中的每個(gè)樣本到超平面的距離最大化，樣本到超平面的距離可表示為：

其中：w為法向量，表示超平面的方向；x表示樣本點(diǎn)；b表示超平面到原點(diǎn)的距離；n表示樣本數(shù)。借助超平面，SVM 能處理線性不可分問題，利用核函數(shù)到高維度空間中尋找分離超平面，使低維度空間下線性不可分的樣本數(shù)據(jù)在高維度空間中線性可分。ANN 是由大量相關(guān)的神經(jīng)元相互連接而成的復(fù)雜網(wǎng)絡(luò)[12]。按照功能對網(wǎng)絡(luò)進(jìn)行劃分，可分為輸入層、隱藏層和輸出層，其結(jié)構(gòu)如圖1 所示。通過調(diào)整神經(jīng)元之間的權(quán)值可以實(shí)現(xiàn)對任意非線性函數(shù)的擬合，因此適合用來處理較復(fù)雜的非線性問題。

圖1 ANN 結(jié)構(gòu)示意圖Fig.1 ANN structure diagram

1.2 APUF 電路結(jié)構(gòu)與模型

APUF 屬于研究最廣泛的一類PUF 電路，XORAPUF、DAPUF 等PUF 電路都是以APUF 作為基本單元。傳統(tǒng)APUF 電路結(jié)構(gòu)如圖2 所示，由n個(gè)開關(guān)單元級聯(lián)而成的信號(hào)延時(shí)路徑和仲裁器單元組成。在信號(hào)延時(shí)路徑的初始端施加同一脈沖信號(hào)，經(jīng)兩條對稱的延時(shí)路徑傳輸后，由仲裁器對上下兩條路徑輸出的信號(hào)進(jìn)行仲裁，若上路信號(hào)先于下路信號(hào)到達(dá)仲裁器，則輸出邏輯1，反之則輸出邏輯0，即得到1 位響應(yīng)。理想狀態(tài)下，信號(hào)經(jīng)兩條對稱的延時(shí)路徑傳輸后應(yīng)同時(shí)到達(dá)仲裁器，然而決定信號(hào)延時(shí)路徑的開關(guān)單元間存在工藝偏差，導(dǎo)致信號(hào)到達(dá)仲裁器的時(shí)間存在差異，產(chǎn)生不可預(yù)測的“0”或“1”。開關(guān)單元由兩個(gè)平行設(shè)置的多路選擇器(MUX)組成，當(dāng)施加給開關(guān)單元的激勵(lì)信號(hào)C為“0”時(shí)，信號(hào)直接通過平行路徑；當(dāng)施加的激勵(lì)信號(hào)C為“1”時(shí)，信號(hào)選擇交叉路徑通過。因此，在信號(hào)沿著延時(shí)路徑進(jìn)行傳輸時(shí)，可通過控制激勵(lì)信號(hào)C改變信號(hào)的傳輸路徑，影響上下路信號(hào)延遲差，產(chǎn)生不可預(yù)測的響應(yīng)r。

圖2 傳統(tǒng)APUF 電路結(jié)構(gòu)Fig.2 Structure of the traditional APUF circuit

傳統(tǒng)APUF 電路通?？捎靡粋€(gè)線性累加延時(shí)模型來表示[13]。到達(dá)仲裁器的信號(hào)總延遲偏差為信號(hào)通過每一級開關(guān)單元時(shí)存在延時(shí)偏差的累加，可表述為：

其中P是與激勵(lì)向量C相關(guān)的奇偶校驗(yàn)向量。它們的關(guān)系可表示為：

其中pk與ci分別為奇偶校驗(yàn)向量P和激勵(lì)向量C的子元素。ω是含各級開關(guān)單元延時(shí)參數(shù)的常數(shù)向量，各個(gè)開關(guān)單元的延時(shí)差可表達(dá)為：

其中αi，βi對應(yīng)的計(jì)算公式分別如式(6)和式(7)所示：

其中pi、qi和ri、si分別表示信號(hào)平行通過與交叉通過時(shí)延時(shí)路徑上的延時(shí)參數(shù)，如圖2 中所標(biāo)注。APUF 輸出響應(yīng)r與 ? 之間的關(guān)系可由式(8) 表示，若 ? >0，則APUF 輸出響應(yīng)為1，反之則為0。

其中sgn 函數(shù)取值范圍為{-1，1}。

2 HS-PUF 電路設(shè)計(jì)

2.1 基于APUF 的抗ML 電路結(jié)構(gòu)

2.1.1 2-1DAPUF 2-1DAPUF[14]是在如圖3(a) 所 示的DAPUF[6]電路結(jié)構(gòu)基礎(chǔ)上將其兩位輸出異或處理，電路結(jié)構(gòu)如圖3(b) 所示。與圖3(c) 所示2XORAPUF[7]電路類似，2-1DAPUF 也需設(shè)置兩個(gè)并行的APUF，并將兩個(gè)APUF 單元的輸出異或混淆以得到1 位PUF 響應(yīng)。這兩者的主要區(qū)別在于：2XOR-APUF選取不同類型延時(shí)路徑上的傳輸信號(hào)送至仲裁器模塊進(jìn)行判決，而2-1DAPUF 的每個(gè)仲裁器模塊的比較信號(hào)均來自相同類型延時(shí)路徑。2-1DAPUF 優(yōu)點(diǎn)是能有效補(bǔ)償FPGA 平臺(tái)實(shí)現(xiàn)的APUF 信號(hào)延時(shí)路徑不對稱問題，抗ML 攻擊能力比2XOR-APUF 高，尤其是依賴尋找分離超平面線性分離響應(yīng)的ML 算法。然而，該P(yáng)UF 對來自神經(jīng)網(wǎng)絡(luò)的攻擊表現(xiàn)弱。

圖3 抗ML 攻擊電路結(jié)構(gòu)Fig.3 Anti-ML attack circuit structure

2.1.2 FF-APUF FF-APUF[5]的電路結(jié)構(gòu)如圖3(d)所示。其響應(yīng)生成原理與APUF 類似，通過判決兩條平行延時(shí)路徑上的信號(hào)延遲偏差獲取不可預(yù)測的響應(yīng)r。與APUF 不同的是：FF-APUF 在電路結(jié)構(gòu)中引入部分前饋回路。前饋回路主要結(jié)構(gòu)為與非門仲裁器，利用中間級開關(guān)單元輸出信號(hào)的延遲差產(chǎn)生后級開關(guān)單元的輸入激勵(lì)，可根據(jù)部分信號(hào)的延遲偏差動(dòng)態(tài)調(diào)整PUF 輸入激勵(lì)信號(hào)集。對于攻擊者，隱藏的激勵(lì)信號(hào)無法獲取，難以預(yù)測激勵(lì)響應(yīng)映射關(guān)系，無法構(gòu)建電路數(shù)學(xué)模型，因而提高了抵抗ML 攻擊的能力。

2.1.3 混合PUF 電路結(jié)構(gòu) 抵抗ML 模型攻擊的另一個(gè)有效方法是增加電路結(jié)構(gòu)的非線性。然而，對基于信號(hào)延時(shí)的PUF 電路，保持輸入激勵(lì)集恒定會(huì)降低非線性結(jié)構(gòu)的抵抗ML 攻擊效果。因此，將2-1DAPUF和FF-APUF 電路結(jié)構(gòu)相互融合，可得到如圖4 所示的混合PUF 電路結(jié)構(gòu)（其中S 表示開關(guān)單元）。該結(jié)構(gòu)通過加深電路結(jié)構(gòu)的非線性化程度以及實(shí)現(xiàn)輸入激勵(lì)集動(dòng)態(tài)調(diào)整，可增強(qiáng)PUF 隨機(jī)性特征，提高抵御建模攻擊能力。

圖4 混合PUF 電路結(jié)構(gòu)Fig.4 Circuit structure of hybrid PUF

2.2 前饋回路數(shù)量的確定

前饋回路主要結(jié)構(gòu)為交叉耦合與非門構(gòu)成的仲裁器，其數(shù)量合理與否對PUF 電路穩(wěn)定性和抗ML 攻擊效果有很大影響。為確定電路結(jié)構(gòu)中引入前饋回路的合理數(shù)目，對其回路數(shù)量與PUF 穩(wěn)定性、安全性及電路硬件開銷之間的關(guān)系進(jìn)行實(shí)驗(yàn)探究，結(jié)果如表1 所示。由表可知，當(dāng)選擇前饋回路數(shù)量為4，輸入與輸出間隔15 個(gè)開關(guān)單元的插入方式時(shí)，其穩(wěn)定性和安全性更具優(yōu)勢且硬件資源開銷相對較小。

表1 PUF 相關(guān)指標(biāo)隨前饋回路間隔開關(guān)單元數(shù)量變化規(guī)律Table 1 Variation law of PUF related indexes with the numbers of feedforward loop interval switch units

2.3 路徑交叉結(jié)構(gòu)

為擴(kuò)大信號(hào)延時(shí)路徑的選擇范圍，同時(shí)實(shí)現(xiàn)開關(guān)單元最大利用程度，將對稱設(shè)置開關(guān)單元輸出的下延時(shí)路徑與上延時(shí)路徑相互交叉，輸入激勵(lì)互相倒置，可得到如圖5 所示路徑交叉結(jié)構(gòu)和功能波形圖。在原APUF 開關(guān)單元S1 輸入端和鏡像APUF 開關(guān)單元S1 輸入端施加信號(hào)，因延時(shí)路徑交叉，原APUF 開關(guān)單元S1 輸出端IN2-2 信號(hào)不再由IN1-2 信號(hào)決定而是選自鏡像APUF 開關(guān)單元S1 輸入端IN1-3 信號(hào)，區(qū)別于信號(hào)原來只能選擇在原APUF 單元延時(shí)路徑上傳輸，現(xiàn)在可通過交叉結(jié)構(gòu)選擇在鏡像APUF 延時(shí)路徑上傳輸。不同開關(guān)單元和激勵(lì)信號(hào)確立的延時(shí)路徑不同，脈沖信號(hào)在傳輸時(shí)所消耗的時(shí)間各不相同。增加延時(shí)對比信號(hào)多樣性，可有效改善輸出響應(yīng)隨機(jī)性特征。

圖5 路徑交叉結(jié)構(gòu)及其功能分析Fig.5 Path crossing structure and functional analysis

2.4 HS-PUF 電路結(jié)構(gòu)

綜上分析，可得本文HS-PUF 電路結(jié)構(gòu)（圖6）。首先，采用64 個(gè)路徑開關(guān)單元和1 個(gè)仲裁模塊以相互級聯(lián)的形式構(gòu)建傳統(tǒng)APUF 電路，其中路徑開關(guān)單元由兩個(gè)平行設(shè)置的MUX 組成，仲裁模塊則由兩個(gè)耦合交叉的與非門構(gòu)成；其次，在相鄰位置按同樣方式構(gòu)建另一個(gè)APUF 電路，稱為鏡像APUF，并確保原APUF 與鏡像APUF 平行且對稱，對兩個(gè)APUF 電路輸出進(jìn)行異或混淆，得到HS-PUF 電路1 位輸出響應(yīng)；然后，在原APUF 和鏡像APUF 電路分別引入數(shù)量為4 且輸入與輸出間隔為15 個(gè)開關(guān)單元的前饋回路，實(shí)現(xiàn)輸入激勵(lì)信號(hào)集動(dòng)態(tài)調(diào)整。最后，原APUF各開關(guān)單元的下延時(shí)路徑與鏡像APUF 對應(yīng)開關(guān)單元的上延時(shí)路徑進(jìn)行交叉互換，輸入激勵(lì)相互倒置，以增加對比延時(shí)信號(hào)數(shù)量，提高PUF 響應(yīng)隨機(jī)性。

圖6 HS-PUF 電路結(jié)構(gòu)Fig.6 HS-PUF circuit structure

3 實(shí)驗(yàn)結(jié)果與分析

3.1 實(shí)驗(yàn)平臺(tái)

HS-PUF 電 路 采 用Xilinx Artix-7 FPGA (XC7A 100T) 開發(fā)板實(shí)現(xiàn)，并利用Xilinx ISE 14.7 和Xilinx PlanAhead 14.7 工具對PUF 電路分別進(jìn)行邏輯綜合和布局布線。采用如圖7 所示的測試系統(tǒng)進(jìn)行相應(yīng)測試：首先，PC 端利用Matlab 并結(jié)合FPGA 開發(fā)板自帶的MicroBlaze 嵌入式微控制器實(shí)現(xiàn)測試平臺(tái)的搭建，通過PC 端通訊接口集成的通用異步收發(fā)傳輸 器 (Universal Asynchronous Receiver/Transmitter,UART)模塊發(fā)送生成的隨機(jī)激勵(lì)至FPGA；其次，通過FPGA 的UART 模塊接收來自PC 端的激勵(lì)數(shù)據(jù)，由MicroBlaze 完成對數(shù)據(jù)的處理，驅(qū)動(dòng)FPGA 各硬件電路實(shí)現(xiàn)周期性方波信號(hào)的發(fā)生，PUF 電路響應(yīng)生成以及輸出響應(yīng)的回傳；UART 模塊在接收到輸出響應(yīng)后，將其發(fā)送至PC 端；最后，PC 端利用接收到的響應(yīng)信號(hào)，結(jié)合Matlab 實(shí)現(xiàn)對信號(hào)的分析處理。

3.2 抗攻擊能力分析

實(shí)驗(yàn)基于經(jīng)典LR、ANN 和SVM 算法對各個(gè)抗攻擊結(jié)構(gòu)分立作用時(shí)的PUF 電路及HS-PUF 電路進(jìn)行建模攻擊。各算法對不同PUF 攻擊預(yù)測率與所用模型的訓(xùn)練CRPs 數(shù)量關(guān)系如圖8 所示。由圖8可知，當(dāng)訓(xùn)練所用CRPs 數(shù)量小于104時(shí)，APUF、2XOR-APUF、FF-APUF 3 種ML 算法的預(yù)測率總體上增長較快；當(dāng)訓(xùn)練所用CRPs 數(shù)量達(dá)到104時(shí)，算法預(yù)測率緩慢增長且趨于穩(wěn)定。

圖8 各算法攻擊預(yù)測率與訓(xùn)練CRPs 數(shù)量關(guān)系Fig.8 Relationship between the attack prediction rate of each algorithm and the numbers of trained CRPs

LR 算法攻擊預(yù)測率如圖8(a) 所示，可以看出HS-PUF 電路的攻擊預(yù)測率低于前4 種PUF 電路，且當(dāng)訓(xùn)練集接近105時(shí)，預(yù)測率仍接近50% 的理想值。ANN 算法攻擊預(yù)測率與訓(xùn)練所用CRPs 數(shù)量關(guān)系如圖8(b) 所示，可以看出在ANN 算法攻擊下，2-1DAPUF 攻擊預(yù)測率隨CRPS 數(shù)量增加有所上升，表明ANN 相較LR和SVM 攻擊預(yù)測能力更強(qiáng)，然而即使在ANN 算法攻擊下HS-PUF 仍具備較強(qiáng)抗攻擊能力。SVM算法攻擊預(yù)測率與訓(xùn)練所用CRPs 數(shù)量關(guān)系如圖8(c)所示，所得結(jié)論與LR 和ANN 類似。綜上所述，HS-PUF 具有較強(qiáng)的抗攻擊能力。

3.3 統(tǒng)計(jì)特性分析

3.3.1 隨機(jī)性 隨機(jī)性用來表征PUF 響應(yīng)中0/1 分布情況[7]。理想情況下，邏輯0/1 在響應(yīng)中隨機(jī)出現(xiàn)且占比均勻不具偏向性。利用邏輯1 在輸出響應(yīng)中的統(tǒng)計(jì)值計(jì)算PUF 的隨機(jī)性，計(jì)算式如式（9）所示。

其中：Ri代表第i位響應(yīng)，N表示響應(yīng)位數(shù)。統(tǒng)計(jì)實(shí)驗(yàn)數(shù)據(jù)測得響應(yīng)中邏輯1 占比為50.24%，接近理想值50%。為直觀顯示PUF 隨機(jī)性，常借助灰度圖對隨機(jī)性進(jìn)行輔助描述。輸出響應(yīng)的灰度映射如圖9(a)所示，其中黑色像素代表1，白色像素代表0，可以發(fā)現(xiàn)所提PUF 輸出響應(yīng)在灰度圖像中黑白色素交替，表明響應(yīng)中0/1 分布較為均勻。此外，對30 個(gè)PUF實(shí)體的灰度映射進(jìn)行平均化處理，所得平均灰度映射如圖9(b)所示，可以發(fā)現(xiàn)平均灰度值在0.5 附近波動(dòng)。為反映輸出響應(yīng)間相關(guān)程度，利用自相關(guān)函數(shù)(Autocorrelation Function, ACF)對PUF 響 應(yīng) 進(jìn) 行 測試，測試結(jié)果如圖10 所示。結(jié)果顯示，在95%置信區(qū)間內(nèi)，HS-PUF 響應(yīng)的ACF 值為0.012 5，接近理想值0，反映出響應(yīng)具有良好的空間獨(dú)立性。

圖9 輸出響應(yīng)0/1 灰度映射Fig.9 Output response 0/1 grayscale mapping

圖10 HS-PUF 自相關(guān)性Fig.10 HS-PUF autocorrelation

3.3.2 唯一性 唯一性被用來標(biāo)識(shí)不同PUF 個(gè)體間差異，一般采用平均片內(nèi)漢明距離(Inter-Hamming Distance, Inter-HD)進(jìn)行衡量[15]。理想情況下，相同激勵(lì)作用于兩個(gè)不同PUF 時(shí)，輸出響應(yīng)間應(yīng)有一半比特位互不相同。數(shù)值上，通常采用相同激勵(lì)作用于K個(gè)不同PUF 個(gè)體時(shí)，輸出響應(yīng)間不同位數(shù)的統(tǒng)計(jì)值來表示隨機(jī)性。唯一性計(jì)算式如式（10）所示。

其中Ri和Rj分別表示第i個(gè)和第j個(gè)PUF 在相同激勵(lì)作用下生成的n比特響應(yīng)。唯一性可采用平均Inter-HD 的統(tǒng)計(jì)直方圖形象化表示。HS-PUF 的平均Inter-HD 的統(tǒng)計(jì)直方圖經(jīng)歸一化處理和高斯擬合后，所得曲線如圖11 右半部分所示，測得數(shù)學(xué)期望（μ）和方差（σ）分別為0.500 4 和0.031 8，對應(yīng)的唯一性為50.04%，接近理想值，表明HS-PUF 具有良好唯一性。

圖11 HS-PUF 片間漢明距離與片內(nèi)漢明距離擬合曲線Fig.11 Fitting curves of Intra-HD and Inter-HD of HS-PUF

3.3.3 穩(wěn)定性 理想條件下，PUF 電路在任何情況下給定相同的激勵(lì)都能輸出相同的響應(yīng)。然而，受到環(huán)境溫度變化、電源電壓波動(dòng)以及器件老化等因素影響[16]，響應(yīng)中不可避免地會(huì)混入噪聲。因此，有必要引入可靠性指標(biāo)來衡量PUF 電路復(fù)現(xiàn)響應(yīng)的能力。穩(wěn)定性指標(biāo)通常采用平均片間漢明距離(Intra-Hamming Distance, Intra-HD)來衡量，即通過比較相同激勵(lì)作用下存在于不同環(huán)境或電壓條件下相同PUF 個(gè)體輸出響應(yīng)間不同位數(shù)，穩(wěn)定性計(jì)算公式為：

其中R和R′分別表示同一個(gè)PUF 在相同激勵(lì)下生成的兩組n比特響應(yīng)。將HS-PUF 置于常溫常壓環(huán)境下對輸出響應(yīng)進(jìn)行循環(huán)讀取，所得高斯擬合曲線如圖11 左半部分所示，歸一化后所得平均Intra-HD 為0.020 9，對應(yīng)可靠性為97.91%，表明HS-PUF 具有良好的可靠性。

3.4 硬件資源開銷

表2 所示為HS-PUF 與APUF、FF-APUF、2XORAPUF、2-1DAPUF 電路硬件資源消耗數(shù)量對比，可以看出HS-PUF 消耗的觸發(fā)器數(shù)量與其他4 類PUF 相當(dāng)，消耗的查找表（LUT）數(shù)量較APUF 和FF-APUF有所增加，與2XOR-APUF 和2-1DAPUF 消耗的LUT 數(shù)量相當(dāng)。

表2 各類抗ML 攻擊PUF 電路硬件資源消耗對比Table 2 Comparison of hardware resource consumption ofvarious types of anti-ML attack PUF circuits

3.5 綜合性能對比

采用LR、ANN 和SVM 3 種ML 算法分別對APUF、FF-APUF、2XOR-APUF、2-1DAPUF 以及HSPUF 進(jìn)行攻擊，攻擊預(yù)測率統(tǒng)計(jì)數(shù)據(jù)如表3 所示。表中最終預(yù)測率均在訓(xùn)練集數(shù)量為105時(shí)獲得，分析表格數(shù)據(jù)可知HS-PUF 抗攻擊結(jié)構(gòu)相較其他4 種PUF 電路具備更強(qiáng)的抗攻擊能力，且實(shí)驗(yàn)數(shù)據(jù)統(tǒng)計(jì)分析表明HS-PUF 的隨機(jī)性、唯一性和穩(wěn)定性亦表現(xiàn)良好。

表3 各PUF 電路統(tǒng)計(jì)特性與抗攻擊能力實(shí)驗(yàn)對比Table 3 Experimental comparison of statistical characteristics and anti-attack capability of each PUFcircuit (%)

4 結(jié) 論

針對強(qiáng)PUF 易受ML 建模攻擊威脅問題，通過對PUF 抗攻擊結(jié)構(gòu)的研究，提出一種混合型強(qiáng)PUF 電路HS-PUF。該電路有機(jī)融合響應(yīng)混淆處理和引入非線性結(jié)構(gòu)等多種抗攻擊方法，具有抗攻擊能力強(qiáng)、硬件開銷較小和易于FPGA 實(shí)現(xiàn)等特點(diǎn)。實(shí)驗(yàn)結(jié)果表明，即使訓(xùn)練所用數(shù)據(jù)集為105，用LR、ANN 和SVM 算法攻擊HS-PUF 電路，攻擊預(yù)測率仍處于較低水平，接近理想值50%。此外，統(tǒng)計(jì)特性分析結(jié)果亦表明HS-PUF 性能較為優(yōu)異，可廣泛應(yīng)用于物聯(lián)網(wǎng)認(rèn)證設(shè)備等領(lǐng)域。