摘要：隨著社會(huì)的不斷發(fā)展，集成電路應(yīng)運(yùn)而生，并在人們的生產(chǎn)和生活中扮演著重要的角色，其集成度也從最初的小規(guī)模向中、大規(guī)模演進(jìn)。在集成電路生產(chǎn)中，硅是主要的材料，過去很長一段時(shí)間里，以硅為基礎(chǔ)生產(chǎn)的集成電路占集成電路總數(shù)的90%以上。以硅為生產(chǎn)材料不僅可以提高集成電路的成品率，還可以縮小光刻線寬，而且單晶硅在質(zhì)量和尺寸上的工藝提升，還促進(jìn)了集成電路在監(jiān)控技術(shù)、測量技術(shù)、制造工藝、設(shè)計(jì)技術(shù)等方面的應(yīng)用發(fā)展。

關(guān)鍵詞：集成電路；技術(shù)研究；失效分析

doi：10.3969/J.ISSN.1672-7274.2023.06.028

中圖分類號(hào)：TN 431.2" " " " " "文獻(xiàn)標(biāo)志碼：A" " " " " " "文章編碼：1672-7274（2023）06-00-03

Abstract： With the continuous development of society， integrated circuits have emerged and play an important role in people's production and life. Its integration has also evolved from initial small-scale to medium to large-scale. In the production of integrated circuits， silicon is the main material. For a long time， integrated circuits based on silicon accounted for over 90% of the total number of integrated circuits. Using silicon as a production material can not only improve the yield of integrated circuits， but also reduce the width of photolithography lines. Moreover， the process improvement of single crystal silicon in terms of quality and size also promotes the application and development of integrated circuits in monitoring technology， measurement technology， manufacturing technology， design technology， and other aspects.

Key words： integrated circuit; technical research; failure analysis

1" 電子元件的可靠性與失效分析概述

1.1 電子元件的可靠性

21世紀(jì)人類社會(huì)進(jìn)入信息化時(shí)代，而電子元件在信息技術(shù)的發(fā)展中起著重要的作用。隨著社會(huì)信息技術(shù)水平的不斷提升，電子產(chǎn)品的生產(chǎn)質(zhì)量要求也越來越高。一些可靠性較低、質(zhì)量較差的電子元件很難獲得成功。所以，要提升元件質(zhì)量就要對元件的可靠性進(jìn)行研究。在制造集成電路時(shí)，不僅要保證制造車間的高度清潔，還需要購買昂貴的設(shè)備，其產(chǎn)品生產(chǎn)過程也相對復(fù)雜和漫長。因此，在實(shí)際生產(chǎn)過程中，要在可靠性和成本之間求得平衡，而保持適宜的可靠性往往比追求最高可靠性更有價(jià)值[1]。

1.2 失效分析概述

可靠性對于電子器件來說十分重要，為了對電子設(shè)備的可靠性進(jìn)行研究，美國還成立了專門的顧問小組，該小組主要對電子器件的失效性進(jìn)行分析和研究。失效分析主要是對各種電子元件的失效機(jī)理、失效狀況進(jìn)行研究和觀察，并分析其失效原因，研究的理論基礎(chǔ)是失效物理。20世紀(jì)60年代，為了強(qiáng)化對電子產(chǎn)品的可靠性研究，我國建立了相應(yīng)的電子產(chǎn)品研究所，這為產(chǎn)品的可靠性試驗(yàn)提供了基礎(chǔ)平臺(tái)。在社會(huì)生產(chǎn)中，一些新材料、新工藝、新器件產(chǎn)品的出現(xiàn)，大大增加了器件失效分析的難度，我們需要借助先進(jìn)的技術(shù)設(shè)備對其進(jìn)行有效分析[2]。

2" 集成電路的失效模式與機(jī)理

2.1 集成電路的失效分類

（1）電性失效，這種失效情況通常是由設(shè)計(jì)和設(shè)備問題引起的，或者是在運(yùn)輸、操作過程中由于靜電放電產(chǎn)生的，因此具有一定的隨機(jī)性。而電路中電流、電壓超過電路負(fù)載能力是發(fā)生這一失效的根本原因。由于生產(chǎn)環(huán)境、操作過程、操作人員、操作環(huán)境的不同，客戶和廠家都可能會(huì)造成此類問題。因此，在半導(dǎo)體行業(yè)中，降低器件的電過載敏感性顯得十分重要[3]。

（2）內(nèi)在失效，這種失效情況主要和集成電路自身的可靠性以及器件材料有關(guān)。失效類型包括工藝失誤、一般wafe、晶體位錯(cuò)、晶體缺陷和制造前道工序等問題

（3）外來失效，這種失效情況主要和電路通路、封裝以及鈍化層有關(guān)，而鈍化層和通路又與wafe的后道工序相關(guān)。因?yàn)榇蚓€部分包含在封裝范圍以內(nèi)，因此外來失效和封裝工藝有很大關(guān)系。隨著集成電路工藝的日益成熟和完善，鈍化層和通路部分已經(jīng)相當(dāng)可靠，因此影響器件可靠性的最大原因就是封裝。例如，在微處理器中，復(fù)雜的封裝形式是影響器件可靠性的主要因素。

據(jù)統(tǒng)計(jì)，電性失效占據(jù)所有失效的68%，而在器件失效后復(fù)原的占17%，因?yàn)橹圃?、設(shè)計(jì)和封裝造成的失效占25%。

2.2 集成電路的失效機(jī)理

集成電路常見失效機(jī)理包括ESD和EOS兩種，并且靜電擊穿（ESD）和電過載（EOS）損傷占所有電路失效的一半以上。在陶瓷和塑料封裝中，由于EOS/ESD損傷造成的失效排在首位。如果外部管腳加載，那么內(nèi)部電流和電壓就容易超過電路的最大承受限度，從而出現(xiàn)電過載（EOS）損傷，這是由于其能量集中在某個(gè)區(qū)域造成的。不但會(huì)引起器件的漏電和短路，還會(huì)讓器件失去應(yīng)有的功能。從某種程度上來講，ESD與EOS之間沒有絕對的界限區(qū)分，二者的主要區(qū)別就是能量脈沖的上升時(shí)間，在失效機(jī)理上都是因?yàn)榫植糠艧釋?dǎo)致的器件失效。出現(xiàn)EOS失效，通常是因?yàn)榻饘賹訜齻蚪鹁€熔斷，發(fā)生熔斷和燒傷是由于能量收集過多導(dǎo)致的。而多晶硅熔斷器，一般是由靜電放電引起的接觸面失效。因?yàn)檫@些地方能量小、熱脈沖上升快，因此，只有運(yùn)用光學(xué)顯微鏡才能對EOS失效進(jìn)行仔細(xì)觀察，而ESD則需要分層以后才能進(jìn)行觀察。在EOS失效中，最常見的失效是短路、漏電和管腳斷路，因?yàn)榻鸾z熔斷器燒斷了連接處，并導(dǎo)致斷路，而多晶硅熔化并連到金屬路徑導(dǎo)致短路，在氧化層和金屬層之間的熔合連接處產(chǎn)生漏電[4]。

3" 集成電路失效分析的技術(shù)與方法

3.1 光學(xué)顯微分析

要對集成電路進(jìn)行失效分析，光學(xué)顯微鏡是重要的工具之一，通常情況下金相顯微鏡、立體顯微鏡使用較多。立體顯微鏡具有放大率低、可連續(xù)調(diào)節(jié)、景深大等優(yōu)點(diǎn)。其次，因?yàn)榻鹣囡@微鏡的物鏡放大倍數(shù)調(diào)節(jié)范圍在幾十倍到上千倍之間，因此通過改變倍數(shù)，我們就能對芯片進(jìn)行仔細(xì)觀察。但它也有一個(gè)缺點(diǎn)，就是景深相對較小。如果在分析集成電路失效原因時(shí)，將兩種顯微鏡進(jìn)行結(jié)合，就可以有效彌補(bǔ)這一缺點(diǎn)，并且還能觀察到由于燃燒、擊穿、芯片劃痕、裂紋、引線鍵合等引起的芯片損壞現(xiàn)象[5]。

3.2 聲學(xué)顯微分析

在不同介質(zhì)中超聲波的反射和投射情況有所不同，借助這一特性，我們可以利用超聲波來檢測相關(guān)設(shè)備，并能對檢測材料的斷口進(jìn)行準(zhǔn)確把握。因此，在對芯片結(jié)構(gòu)和內(nèi)部斷裂進(jìn)行檢測時(shí)通常會(huì)使用這一方法，因?yàn)樗蝗菀讚p害芯片，這也促進(jìn)了超聲檢測技術(shù)的快速發(fā)展。一般情況下，我們要在確保芯片不被損害的基礎(chǔ)上來對芯片內(nèi)部進(jìn)行檢查。而掃描激光聲學(xué)顯微鏡、掃描聲學(xué)顯微鏡以及C型掃描聲學(xué)顯微鏡是最常見的三類工具，在集成電路的失效分析中也有較多的運(yùn)用。

3.3 液晶熱點(diǎn)檢測技術(shù)

因?yàn)镋SD或EOS（電氣過載）引起的電流泄漏，是集成電路中的常見缺陷，而這一情況也可能會(huì)發(fā)生在工藝處理過程中。輸入和輸出端是泄漏電流主要的聚集處，并且導(dǎo)電路徑中還會(huì)產(chǎn)生相應(yīng)的熱量，我們稱之為熱點(diǎn)。要對這些熱點(diǎn)的準(zhǔn)確位置進(jìn)行檢測，就會(huì)使用液晶熱點(diǎn)檢測技術(shù)。由于液體和晶體的特質(zhì)會(huì)同時(shí)存在于液晶中，因此，在液晶溫度低于臨界點(diǎn)時(shí)就會(huì)出現(xiàn)晶體異性，在液晶溫度高于臨界點(diǎn)時(shí)就會(huì)變?yōu)橥砸后w。如果在芯片表面覆蓋一層液晶，當(dāng)液晶發(fā)生相變時(shí)，我們就可以判定其電流發(fā)生了泄露，通過對相變的準(zhǔn)確觀察就可以確定熱點(diǎn)位置。

3.4 光輻射顯微分析技術(shù)

熱離子分析儀也被稱為光輻射顯微鏡，主要用于檢測半導(dǎo)體器件，由于觸發(fā)內(nèi)部載流子轉(zhuǎn)換而產(chǎn)生光子。基本的操作原理是：因?yàn)榫钟螂妶鲋袀鲗?dǎo)帶電子會(huì)獲得一定的能量，所以其不能在晶格中處于平穩(wěn)位置，這些存在的導(dǎo)帶電子就是我們常說的熱電子。運(yùn)轉(zhuǎn)速度過快的熱電子會(huì)與晶格原子發(fā)生強(qiáng)烈的碰撞，從而產(chǎn)生電子空穴對。這些電子空穴對會(huì)以多種方式進(jìn)行結(jié)合，并發(fā)射光子。要對光子進(jìn)行有效收集，可以使用紅外掃描顯微鏡來完成。通過對芯片表面發(fā)出的光子數(shù)進(jìn)行統(tǒng)計(jì)和計(jì)算，就可以找到相應(yīng)的發(fā)射中心，并對發(fā)射缺陷位置進(jìn)行準(zhǔn)確定位。該技術(shù)通常用于檢測材料和工藝中的不合理設(shè)計(jì)與缺陷，如光斑、尖端擴(kuò)散、鋁膜局部發(fā)熱和針孔等。

3.5 微探針

因?yàn)榧呻娐肪哂懈叨燃苫奶攸c(diǎn)，所以當(dāng)內(nèi)部電路需要進(jìn)行直接測量時(shí)，一般測量儀器的探頭很難觸及到測量點(diǎn)，在這種情況之下，就需要使用微探針。機(jī)械式微探針系統(tǒng)通常由機(jī)械式定位裝置和微探針組合而成。而系統(tǒng)的測量能力主要取決于機(jī)械定位的精度和探針針尖的尺寸大小。在現(xiàn)代的微探針系統(tǒng)中，其探頭直徑可以小到微米或納米級，并且還能夠通過計(jì)算機(jī)系統(tǒng)來進(jìn)行準(zhǔn)確定位，要隔離電路則可以通過激光切割裝置和超聲波來完成。然而，這種測量方法也有一個(gè)缺點(diǎn)，就是容易劃傷芯片表面，損傷其金屬層，從而影響分析準(zhǔn)確性。

4" 數(shù)字單片機(jī)集成電路的失效分析

4.1 單片機(jī)測試模式

在單片機(jī)的測試中，Test Mode測試模式專門用來測試08系列芯片。通常情況下，用戶會(huì)進(jìn)入U(xiǎn)ser Mode客戶模式。其常用的三種模式分別是CPU測試模式（CTM）、外圍測試模式（Peripheral Test Mode）和調(diào)試模式（Monitormode）。對于不同芯片來說，需要借助不同的條件才能進(jìn)入，本文主要對08系列芯片的GP32進(jìn)行說明。但無論使用哪種芯片，IRQ的電壓都需要達(dá)到2倍VDD。這時(shí)一些功能管腳會(huì)因?yàn)檫M(jìn)入了測試模式，而導(dǎo)致定義發(fā)生改變，并且在測試模式下，一些寄存器也會(huì)變成專業(yè)寄存器。

4.2 管腳的開路、短路和漏電

在芯片使用過程中，管腳電特性失效會(huì)影響其正常運(yùn)行。所以，在自動(dòng)測試系統(tǒng)中，我們一定要對管腳的電特性進(jìn)行檢測。從實(shí)際情況來看，最常見的失效情況就是ESD和EOS造成的芯片失效，而且管腳特性也經(jīng)常受到影響。要對管腳電特性進(jìn)行測試，不僅測試方法簡單，而且成功率也高。在設(shè)計(jì)芯片時(shí)，一般會(huì)設(shè)計(jì)一些保護(hù)電路，主要是為了防止電流過載和靜電擊穿，在輸出過程中一般利用二極管電路來對管腳進(jìn)行保護(hù)。此外，還會(huì)使用晶體管來連接VSS、VDD和端口，如果端口處的正向電壓超載，就會(huì)和相連VDD的晶體管聯(lián)通，然后對VDD進(jìn)行放電。如果端口處的負(fù)向電壓超載，就會(huì)和相連VSS的晶體管聯(lián)通，然后對VSS進(jìn)行放電。因此在使用過程中，操作人員只需要開啟電壓進(jìn)行設(shè)定，就可以避免因?yàn)殡妷哼^大引起內(nèi)部電路損壞。

如果ESD和EOS的能量超過標(biāo)準(zhǔn)范圍，保護(hù)電路就會(huì)失效，并且端口的電特性測試也會(huì)出現(xiàn)異常，例如，出現(xiàn)漏電、開路和短路等異?，F(xiàn)象。在實(shí)驗(yàn)室中，Curve-trace曲線追蹤器是最常用的測試工具，因?yàn)樗軌驅(qū)κ闆r進(jìn)行直觀顯示。常用的失效分析法如下。

（1）檢查是否存在裂痕和管腳污染，對芯片封裝外形進(jìn)行觀察。

（2）利用曲線追蹤器檢測管腳是否存在異常電特性。

（3）利用X-Ray對芯片表面和內(nèi)部引線進(jìn)行觀察，看是否存在交錯(cuò)、斷裂現(xiàn)象。

（4）重點(diǎn)觀察芯片銀漿層和表面，通過SAM檢查，查看芯片內(nèi)部是否出現(xiàn)分層現(xiàn)象。

（5）可使用顯微鏡對芯片進(jìn)行開蓋觀察，查看引線盤周圍保護(hù)電路的位置是否正確。

（6）在短路和漏電觀察中，如果沒有看到明顯的燒毀現(xiàn)象，就可以進(jìn)行l(wèi)ight-emission檢查或液晶檢查，以此來對熱點(diǎn)進(jìn)行捕捉。

（7）剝層觀察，直到襯底。

4.3 CPU的失效分析

在測試CPU的過程中，最好使用CTM測試程序。這樣我們就可以通過小型測試機(jī)進(jìn)入CTM，然后對代碼進(jìn)行逐一運(yùn)行，篩選出所有的故障代碼，然后查看故障代碼的運(yùn)行流程圖，并找到相應(yīng)故障點(diǎn)，這樣就能對CPU的失效原因進(jìn)行分析。具體的失效分析如下。

（1）在完成失效驗(yàn)證后，我們要通過運(yùn)行程序來捕捉熱點(diǎn)。

（2）與流程表、原理圖和版圖進(jìn)行比對，確定失效信號(hào)和失效電路，檢查與熱點(diǎn)的吻合程度。

（3）將芯片的鈍化層去掉，并用微探針對失效信號(hào)進(jìn)行測試，然后再與正常信號(hào)進(jìn)行對比。

（4）逐層剝離進(jìn)行檢查，尋找失效原因。

5" 結(jié)束語

隨著電子產(chǎn)業(yè)的飛速發(fā)展，元件本身的可靠性已成為電子產(chǎn)業(yè)所面臨的重大挑戰(zhàn)。因此，研究集成電路的失效分析非常必要。本文通過SAM、Light-emission、Mini-tester等技術(shù)對數(shù)字集成電路進(jìn)行了失效分析，并對失效機(jī)理、失效模式等進(jìn)行了詳細(xì)研究，制定了詳細(xì)的失效分析步驟，來對數(shù)字單片機(jī)的不同模塊進(jìn)行測試。希望通過本文的研究，能夠促進(jìn)集成電路失效分析技術(shù)的快速發(fā)展。

參考文獻(xiàn)

[1] 黃美蓮．關(guān)于芯片失效分析方法的討論[J]．信息通信，2018（2）：112-114.

[2] 費(fèi)躍哲．集成電路應(yīng)用和失效分析方法研究[J]．微處理機(jī)，2020，41（1）：19-21.

[3] 王龍．集成電路器件的檢測與失效分析[J]．集成電路應(yīng)用，2022，39（2）：38-39.

[4] 汪小青，虞勇堅(jiān)，馬勇，等．集成電路檢驗(yàn)/失效分析過程芯片去層制備方法[J]．電子與封裝，2021，21（8）：89-93.

[5] 江國棟．混合集成電路內(nèi)鍵合失效模式及機(jī)理分析．混合微電子技術(shù)，2019，30（4）：83-88.