趙禹來(lái)， 吳胥陽(yáng)， 張健聰， 杜勁超， 周 旺， 何高輝

（1.國(guó)網(wǎng)浙江省電力有限公司金華供電公司，浙江 金華 321000；2.中國(guó)電力科學(xué)研究院有限公司，北京 100192；3.西南大學(xué) 工程技術(shù)學(xué)院（智能電網(wǎng)及裝備新技術(shù)國(guó)際研發(fā)中心），重慶 400715）

0 引 言

支柱絕緣子由于具有良好的絕緣性能和支撐作用，被廣泛應(yīng)用在各等級(jí)變電站中。但由于表面潮濕和臟污等問(wèn)題[1]，支柱絕緣子表面容易引起電暈放電，易導(dǎo)致局部爬電，造成絕緣損傷和過(guò)熱的發(fā)生[2-4]。

為優(yōu)化支柱絕緣子表面狀況來(lái)改善電場(chǎng)，一些研究提出了利用半導(dǎo)電層改善絕緣子表面的不良狀況[5-7]。文獻(xiàn)[5]通過(guò)試驗(yàn)證明半導(dǎo)體超疏水復(fù)合涂層具有良好的熱效應(yīng)、超疏水性，很好地改善了絕緣子表面狀況。文獻(xiàn)[6]提出了具有非線性場(chǎng)相關(guān)電阻率的防電暈層絕緣子電場(chǎng)分布的通用方法，并說(shuō)明半導(dǎo)電層具有防暈作用。文獻(xiàn)[7]通過(guò)仿真和試驗(yàn)表明半導(dǎo)體釉與普通電瓷絕緣子的組合可使絕緣子串表面電位分布更均勻，可抑制沿面放電，提高污閃電壓。但半導(dǎo)電層由于其特殊的相對(duì)介電常數(shù)和電阻率，涂覆在絕緣子表面引起的變化不可忽視，而對(duì)該方面公開(kāi)的研究較少。文獻(xiàn)[8]通過(guò)仿真計(jì)算了半導(dǎo)電層不同電阻率和相對(duì)介電常數(shù)對(duì)車(chē)頂絕緣子電場(chǎng)分布的影響，但未研究分析電場(chǎng)變化的原因、半導(dǎo)電層在不同瓷質(zhì)材料絕緣子上的表現(xiàn)，且未計(jì)算分析在潮濕或臟污環(huán)境下半導(dǎo)電層是否具備改善電場(chǎng)的作用。

本文以某變電站站用支柱絕緣子為研究對(duì)象，通過(guò)實(shí)際測(cè)量絕緣子尺寸建立仿真模型，研究該支柱絕緣子表面的電場(chǎng)分布，并模擬涂覆半導(dǎo)電層的情況，對(duì)比表面潮濕附有水珠和臟污情況下有無(wú)半導(dǎo)電層的電場(chǎng)強(qiáng)度，計(jì)算了半導(dǎo)電層相對(duì)介電常數(shù)和電阻率對(duì)最大電場(chǎng)的影響，分析了表面最大電場(chǎng)變化的原因，并考慮不同瓷件電性參數(shù)的影響，提出了具有通用性的最佳半導(dǎo)電層電性參數(shù)，為均勻支柱絕緣子表面電場(chǎng)的研究提供參考。

1 模型的建立

1.1 研究對(duì)象

本文以某變電站110 kV 支柱絕緣子為研究對(duì)象，并實(shí)際測(cè)量其外形尺寸，其示意圖如圖1 所示，該支柱絕緣子為等徑13傘結(jié)構(gòu)。

圖1 某型號(hào)13傘站用支柱絕緣子示意圖Fig1 Schematic diagram of post insulator with 13 umbrella for station

利用COMSOL Multiphysics軟件建立二維軸對(duì)稱(chēng)支柱絕緣子幾何模型。由于本文主要研究半導(dǎo)體電層對(duì)站用支柱絕緣子表面電場(chǎng)分布的影響，因此對(duì)模型進(jìn)行了簡(jiǎn)化，模型包含瓷件、金屬附件、空氣、半導(dǎo)體電層。

1.2 場(chǎng)控制方程

工頻電場(chǎng)屬于電準(zhǔn)靜態(tài)場(chǎng)[9-10]，在工頻下可忽略電磁感應(yīng)?B/?t的作用，結(jié)合麥克斯韋方程組，得到式（1）～（4）的基本方程。

式（1）～（4）中：H為磁場(chǎng)強(qiáng)度，A/m；J為電流密度，A/m2；D為電位移矢量，C/m2；E為電場(chǎng)強(qiáng)度，V/m；B為磁感應(yīng)強(qiáng)度，T；t為時(shí)間，s；ρ為場(chǎng)中某點(diǎn)的自由電荷體密度，C/m3。

將式（1）取散度，推算得到式（5）。

將J=σE，D=εE，E=-?φ代入式（5），可得式（6）。

式（6）中：σ為電導(dǎo)率，S/m；ε為相對(duì)介電常數(shù)；φ為電勢(shì)，V。

將式（6）轉(zhuǎn)換成復(fù)數(shù)形式，得到式（7）。

式（7）中，ω=2πf，因而可在各頻率下求解，工頻條件下f取50 Hz。

根據(jù)以上的控制方程結(jié)合有限元軟件對(duì)本文模型進(jìn)行求解。

1.3 模型參數(shù)與邊界條件

仿真計(jì)算時(shí)需考慮材料的電阻率和相對(duì)介電常數(shù)，在COMSOL 中選擇AC/DC 電流接口[11]。表1為仿真計(jì)算模型的基本參數(shù)（初始參數(shù)），瓷件和半導(dǎo)電層的基本參數(shù)是參考文獻(xiàn)[12-17]綜合考慮后的值。本文后續(xù)還將研究半導(dǎo)電層不同材料參數(shù)對(duì)電場(chǎng)分布的影響，計(jì)算時(shí)將會(huì)修改這些值。

表1 仿真中各介質(zhì)材料基本參數(shù)Tab.1 Basic parameters of each medium material in simulation

研究對(duì)象為110 kV 等級(jí)支柱絕緣子，將其最大運(yùn)行相電壓U1設(shè)置為69.86 kV，則在支柱絕緣子高壓端施加最大運(yùn)行相電壓U1，在低壓端設(shè)置接地U0=0。以上邊界條件均為第一類(lèi)狄利克萊（Dirichlet）邊界。

設(shè)置包圍支柱絕緣子的空氣域，如圖2(a)所示，形成封閉區(qū)域，將模型開(kāi)域問(wèn)題轉(zhuǎn)化為有限域求解[14]，并細(xì)化精度進(jìn)行網(wǎng)格剖分，如圖2(b)所示。

圖2 仿真模型及網(wǎng)格剖分Fig.2 Simulation model and mesh generation

2 支柱絕緣子表面電場(chǎng)分布及涂層位置

通過(guò)仿真計(jì)算支柱絕緣子的電位分布和電場(chǎng)分布，結(jié)果如圖3 所示。從圖3 可以看出，該支柱絕緣子的電場(chǎng)薄弱環(huán)節(jié)在于高壓端、低壓端部分傘裙表面。電場(chǎng)集中的位置容易在復(fù)雜多變的大氣環(huán)境、臟污等條件下發(fā)生電暈放電，電暈放電會(huì)導(dǎo)致絕緣損傷，破壞瓷件表面，對(duì)疏水性產(chǎn)生不良影響，最終發(fā)展成局部爬電，因而本文主要研究半導(dǎo)體涂層對(duì)絕緣子傘裙表面電場(chǎng)的改善。

圖3 支柱絕緣子電位分布和電場(chǎng)分布Fig.3 Potential distribution and electric field distribution of post insulator

繪制得到傘裙表面的電位分布和電場(chǎng)分布曲線如圖4 和圖5 所示。由圖4 和圖5 可知，支柱絕緣子傘裙上的電場(chǎng)體現(xiàn)為兩端高、中間低的特點(diǎn)，并且處于高壓端位置的傘裙電場(chǎng)高于低壓端附近的傘裙電場(chǎng)。

圖4 支柱絕緣子表面電位分布曲線Fig.4 Surface potential distribution curve of post insulator

圖5 支柱絕緣子表面電場(chǎng)分布曲線Fig.5 Surface electric field distribution curve of post insulator

根據(jù)圖3 的三維表面電場(chǎng)分布、圖5 的電場(chǎng)分布曲線以及文獻(xiàn)[8]的相關(guān)研究可知，支柱絕緣子表面最大電場(chǎng)集中在高、低壓端位置，且第一節(jié)和最后一節(jié)表面電場(chǎng)最為集中。因而本文研究在高、低壓端表面同時(shí)涂覆半導(dǎo)電層對(duì)電場(chǎng)分布的影響，涂覆位置如圖6 所示。需要特別說(shuō)明的是，本文中高壓端涉及到的涂層長(zhǎng)度為140 mm（從高壓端金具根部與瓷件交界位置算起），低壓端涉及到的涂層長(zhǎng)度為190 mm（從低壓端金具上端與瓷件交界位置算起），涂層覆蓋首片和末片傘裙。

圖6 半導(dǎo)電層涂覆位置Fig.6 Semi-conductive layer coating position

3 半導(dǎo)電層對(duì)支柱絕緣子表面水珠和臟污電場(chǎng)的影響

由于在潮濕和臟污情況下，支柱絕緣子表面電場(chǎng)畸變嚴(yán)重。本節(jié)主要對(duì)比潮濕天氣下支柱絕緣子高壓端表面出現(xiàn)水珠以及臟污時(shí)，有無(wú)涂覆半導(dǎo)電層時(shí)表面的電場(chǎng)強(qiáng)度，用以研究半導(dǎo)電層對(duì)水珠和臟污引起的電場(chǎng)畸變是否有改善。

水珠的形態(tài)與電場(chǎng)和材料表面疏水性等有關(guān)，為簡(jiǎn)化模型，本文參考文獻(xiàn)[20]將水珠半徑設(shè)置為0.1 mm 的半球形。實(shí)際臟污在絕緣子表面為不規(guī)則形狀，本文設(shè)置長(zhǎng)臟污帶模擬污穢附著在傘裙表面的情況，其中污穢又分為濕污和干污兩種情況。

圖7～9分別為有無(wú)半導(dǎo)電層高壓端表面水珠、濕污、干污的最大電場(chǎng)以及最大電場(chǎng)出現(xiàn)在水珠和污穢帶與絕緣子表面搭接的位置，該位置為瓷件或半導(dǎo)電層與水珠、濕污、干污以及空氣3種介質(zhì)的交界位置，其材料相對(duì)介電常數(shù)和電導(dǎo)率具有較大差別，容易在該位置形成電場(chǎng)極值。

圖7 有無(wú)半導(dǎo)電層高壓端表面水珠電場(chǎng)最大值Fig.7 Maximum electric field of water droplets on the surface of high voltage terminal with or without semi-conductive layer

圖8 有無(wú)半導(dǎo)電層高壓端表面濕污電場(chǎng)最大值Fig.8 Maximum electric field of wet pollution on the surface of high voltage terminal with or without semi-conductive layer

圖9 有無(wú)半導(dǎo)電層高壓端表面干污電場(chǎng)最大值Fig.9 Maximum electric field of dry pollution on the surface of high voltage terminal with or without semi-conductive layer

從圖7～9可以看出，涂覆半導(dǎo)電層后，水珠、濕污和干污在高壓端表面形成的最大電場(chǎng)值均減小，分別減小了2.10%、41.58%、0.36%，其中濕污對(duì)最大電場(chǎng)的削弱作用最顯著。因而，涂覆半導(dǎo)電層對(duì)潮濕和臟污的情況有改善作用，下面研究最佳半導(dǎo)電層電性參數(shù)具有深入意義。

4 半導(dǎo)電層電性參數(shù)對(duì)最大電場(chǎng)的影響

4.1 相對(duì)介電常數(shù)的影響

圖10為半導(dǎo)體相對(duì)介電常數(shù)（εr）對(duì)支柱絕緣子表面最大電場(chǎng)的影響，εr為1～80。從圖10 可以看出，對(duì)于高壓端最大電場(chǎng)，εr為1～22時(shí)，最大電場(chǎng)隨著εr的增加而減小，在εr大于22 時(shí)，最大電場(chǎng)隨著εr的增加而增大；對(duì)于低壓端最大電場(chǎng)，εr為1～12時(shí)，最大電場(chǎng)隨著εr的增加而減小，在εr大于12時(shí)，最大電場(chǎng)隨著εr的增加而增大。

圖10 半導(dǎo)電層相對(duì)介電常數(shù)對(duì)支柱絕緣子表面最大電場(chǎng)的影響Fig.10 Effect of relative dielectric constant of semi-conductive layer on the maximum electric field of post insulator surface

由仿真結(jié)果可知，在高壓端涂覆半導(dǎo)電層對(duì)電場(chǎng)的改善效果顯著，相對(duì)介電常數(shù)在10～68內(nèi)最大電場(chǎng)強(qiáng)度均在黑色虛線以下，從不涂覆半導(dǎo)電層高壓端最大電場(chǎng)2.609 6 kV/cm 減小到2.230 2 kV/cm（此時(shí)εr=22），降幅為14.5%；而在低壓端涂覆半導(dǎo)電層對(duì)電場(chǎng)的改善效果不顯著，相對(duì)介電常數(shù)在10～16 范圍內(nèi)最大電場(chǎng)強(qiáng)度在紅色虛線以下，從不涂覆半導(dǎo)電層低壓端最大電場(chǎng)1.997 7 kV/cm 減小到1.950 6 kV/cm（此時(shí)εr=12），降幅為2.4%。

εr為1、12、22、80時(shí)絕緣子表面電場(chǎng)分布和電位分布分別如圖11 和圖12 所示。從圖11 可以看出，較為明顯的薄弱點(diǎn)在高壓端的位置1、位置2、位置3以及低壓端與金具搭接位置（位置4），其中位置2和位置3是半導(dǎo)體與瓷質(zhì)材料搭接的位置。結(jié)合圖12(a)可以看出，位置1 的電位隨著相對(duì)介電常數(shù)的增加，其曲線斜率越來(lái)越小，而位置2的電位曲線斜率越來(lái)越大，說(shuō)明隨著半導(dǎo)電層相對(duì)介電常數(shù)的增加，最大電場(chǎng)所在位置由位置1 轉(zhuǎn)移到位置2，與圖10 規(guī)律一致，存在最低點(diǎn)。從圖12(b)可以看出，隨著半導(dǎo)體相對(duì)介電常數(shù)的增加，低壓端與金具搭接（位置4）電位曲線上升的斜率越來(lái)越小，而位置3電位曲線上升的斜率越來(lái)越大，最大電場(chǎng)所在位置由低壓端與金具搭接處轉(zhuǎn)移到位置3，與圖10 規(guī)律一致。

圖11 不同相對(duì)介電常數(shù)對(duì)支柱絕緣子電場(chǎng)分布的影響Fig.11 Effect of different relative dielectric constant on the electric field distribution of post insulator

此外，根據(jù)之前計(jì)算得到高、低壓端的最佳εr分別為22 和12，所以本文通過(guò)不同的εr組合分別計(jì)算高壓端和低壓端的最大電場(chǎng)強(qiáng)度，結(jié)果如表2所示。從表2 可以看出，高、低壓端涂覆各自最佳εr的半導(dǎo)電層比兩端涂覆統(tǒng)一εr的半導(dǎo)電層或僅一端涂覆對(duì)應(yīng)最佳εr的半導(dǎo)電層對(duì)電場(chǎng)改善的效果要好。

表2 不同最佳相對(duì)介電常數(shù)組合下高、低壓端的最大電場(chǎng)Tab.2 The maximum electric field at the high and low voltage terminals under different combination of optimum relative permittivity

4.2 電阻率的影響

圖13 和圖14 分別為半導(dǎo)體電阻率ρ0對(duì)支柱絕緣子表面高壓端和低壓端最大電場(chǎng)的影響，半導(dǎo)體電阻率范圍為1～1010Ω·m，其中相對(duì)介電常數(shù)取12、22、仿真默認(rèn)值10 以及用于比較的相對(duì)介電常數(shù)40、80。從圖13 和圖14 可以看出，高壓端和低壓端最大電場(chǎng)總體上均隨著ρ0的增加而減小，其減小的最大限度與相對(duì)介電常數(shù)有關(guān)。但需要注意的是，高壓端最大電場(chǎng)在半導(dǎo)電層相對(duì)介電常數(shù)較小的情況下，其曲線尾部先出現(xiàn)一定的上翹再趨于穩(wěn)定，形成一個(gè)波谷。對(duì)于高壓端，選擇合適的半導(dǎo)電層相對(duì)介電常數(shù)情況下，半導(dǎo)電層的電阻率至少需要大于1×107Ω·m，其最大電場(chǎng)才會(huì)小于無(wú)半導(dǎo)電層的情況。而對(duì)于低壓端，相對(duì)介電常數(shù)仍為重要參數(shù)，在有效改善電場(chǎng)效果的相對(duì)介電常數(shù)情況下，半導(dǎo)電層的電阻率至少需要大于6×107Ω·m。

圖13 半導(dǎo)電層電阻率對(duì)支柱絕緣子高壓端表面最大電場(chǎng)的影響Fig.13 Effect of semi-conductive layer resistivity on the maximum electric field on the high voltage terminal surface of post insulator

圖14 半導(dǎo)電層電阻率對(duì)支柱絕緣子低壓端表面最大電場(chǎng)的影響Fig.14 Effect of semi-conductive layer resistivity on the maximum electric field on the low voltage terminal surface of post insulator

ρ0為1×104、1×106、1×107、1×109Ω·m 時(shí)絕緣子表面電場(chǎng)分布和電位分布分別如圖15 和圖16 所示。與前述類(lèi)似，較為明顯的薄弱點(diǎn)，在高壓端的位置1、位置2、位置3 以及低壓端與金具搭接處（位置4）。

圖15 不同電阻率對(duì)支柱絕緣子電場(chǎng)分布的影響Fig.15 Effect of different resistivity on the electric field distribution of post insulator

圖16 近高、低壓端電位分布曲線Fig.16 Potential distribution curves near high and low voltage terminals

從圖16(a)可以看出，位置2 的電位曲線斜率曲線隨著電阻率的增加越來(lái)越小，而位置1 的電位曲線斜率越來(lái)越大。但電阻率增大到1×107Ω·m 后，位置1 和位置2 的電位曲線斜率接近，且都低于電阻率較小時(shí)位置2 的情況（位置1 在電阻率較小時(shí)附近為等電位），與圖13 變化規(guī)律一致。從圖16(b)可以看出，隨著半導(dǎo)體電阻率的增加，低壓端與金具搭接位置的電位曲線上升斜率越來(lái)越大，而位置3 的電位曲線上升的斜率越來(lái)越小，低壓端最大電場(chǎng)的位置由位置3 轉(zhuǎn)移到低壓端與金具搭接位置，但高電阻率情況下低壓端金具搭接位置的電場(chǎng)還是小于低電阻率情況下位置3 的電場(chǎng)，與圖14 變化規(guī)律一致。

5 瓷件材料影響分析

考慮到站用支柱絕緣子瓷件材料可能不同，加上瓷件運(yùn)行老化等因素，瓷件電性參數(shù)可能會(huì)發(fā)生變化，本文仿真計(jì)算了瓷件相對(duì)介電常數(shù)在2～10內(nèi)，以及瓷件電阻率在1×1010～1×1015Ω·m 內(nèi)時(shí)，不同半導(dǎo)體電層εr和ρ0對(duì)表面最大電場(chǎng)的影響，以研究半導(dǎo)電層最佳電性參數(shù)的通用性。

圖17 和圖18 分別為在不同瓷件相對(duì)介電常數(shù)下，半導(dǎo)電層相對(duì)介電常數(shù)對(duì)高、低壓端表面最大電場(chǎng)的影響。從圖17可以看出，雖然瓷件材料的相對(duì)介電常數(shù)不同，但最佳半導(dǎo)電層相對(duì)介電常數(shù)集中在22附近，此時(shí)對(duì)高壓端最大電場(chǎng)的改善作用最好。從圖18可以看出，最佳半導(dǎo)電層相對(duì)介電常數(shù)集中在12～18之間，大多數(shù)情況在12附近。

圖17 不同瓷件相對(duì)介電常數(shù)對(duì)高壓端表面最大電場(chǎng)的影響Fig.17 Effect of relative dielectric constants of different porcelain on the maximum electric field of high voltage terminal surface

圖18 不同瓷件相對(duì)介電常數(shù)對(duì)低壓端表面最大電場(chǎng)的影響Fig.18 Effect of relative dielectric constants of different porcelain on the maximum electric field of low voltage terminal surface

圖19 和圖20 分別為在不同瓷件材料電阻率對(duì)高、低壓端表面最大電場(chǎng)的影響。從圖19 和圖20可以看出，瓷件電阻率在1×1010～1×1015Ω·m 內(nèi)時(shí)，瓷件電阻率對(duì)最大電場(chǎng)幾乎沒(méi)有影響，說(shuō)明在正常的材料電性參數(shù)下，前述半導(dǎo)體電阻率對(duì)絕緣子表面最大電場(chǎng)的影響規(guī)律具有通用性。

圖19 不同瓷件電阻率對(duì)高壓端表面最大電場(chǎng)的影響Fig.19 Effect of different porcelain resistivity on the maximum electric field of high voltage terminal surface

圖20 不同瓷件電阻率對(duì)低壓端表面最大電場(chǎng)的影響Fig.20 Effect of different porcelain resistivity on the maximum electric field of low voltage terminal surface

6 結(jié) 論

（1）支柱絕緣子的電場(chǎng)薄弱環(huán)節(jié)在高壓端、低壓端部分傘裙表面，且第一節(jié)和最后一節(jié)表面電場(chǎng)最為集中。

（2）涂覆半導(dǎo)電層對(duì)絕緣子高壓端表面的水珠、濕污帶、干污帶引起的電場(chǎng)最大值具有減小作用，其中濕污情況最為顯著，最大降幅約為41.58%。

（3）在高壓端涂覆半導(dǎo)電層對(duì)電場(chǎng)的改善效果顯著，通過(guò)調(diào)控半導(dǎo)體相對(duì)介電常數(shù)，表面最大電場(chǎng)與不涂覆半導(dǎo)電層相比，最大降幅約為14.5%；在低壓端涂覆半導(dǎo)電層效果不顯著，表面最大電場(chǎng)與不涂覆半導(dǎo)電層相比，最大降幅為2.4%。

（4）高、低壓端涂覆各自最佳相對(duì)介電常數(shù)的半導(dǎo)電層，其電場(chǎng)改善的效果最好。

（5）高壓端和低壓端最大電場(chǎng)均隨著半導(dǎo)體相對(duì)介電常數(shù)的增加先減小后增大，隨著半導(dǎo)體電阻率的增加而減小。

（6）在正常瓷件電性參數(shù)范圍內(nèi)，半導(dǎo)電層最佳電性參數(shù)具有通用性。高壓端最佳半導(dǎo)電層相對(duì)介電常數(shù)為22，低壓端最佳半導(dǎo)電層相對(duì)介電常數(shù)為12；高壓端半導(dǎo)電層的電阻率至少大于107Ω·m，低壓端半導(dǎo)電層的電阻率至少大于6×107Ω·m，其最大電場(chǎng)才會(huì)小于不涂覆半導(dǎo)電層的情況。