魯嶼璠，張晉銘，文 豐，李輝景

(中北大學(xué)電子測試技術(shù)國家重點實驗室，山西 太原 030051)

在航空航天領(lǐng)域，飛行器試驗一般花費巨大、準(zhǔn)備周期長、聯(lián)合調(diào)試復(fù)雜，需要確保飛行器試驗中測量參數(shù)的準(zhǔn)確性和高可靠性。飛行試驗中測量的數(shù)據(jù)在對飛行器進行實時監(jiān)控和試驗后進行結(jié)果檢驗分析時都會起著重要作用[1]。然而，在飛行試驗中我們往往需要測量溫度，壓力等多種類型試驗參數(shù)，最多可達上千種，而且各種參數(shù)的測量范圍是不同的，同時在飛行試驗時所處的惡劣、復(fù)雜的試驗環(huán)境也會對試驗造成嚴(yán)重干擾，這使得我們迫切需要能夠完成任務(wù)的數(shù)據(jù)采編器[2]。

在數(shù)據(jù)采集板卡這一方向國外起步較早，經(jīng)過多年的發(fā)展具有了能夠適用于各種環(huán)境和測量參數(shù)的數(shù)據(jù)采集板卡。NI 公司的數(shù)據(jù)采集卡NI9219，能夠高精度地采集4 通道，24 位分辨率的來自應(yīng)變計、RTD、熱電偶、稱重傳感器和其他有源傳感器等的多個信號，輸入電壓為125 mV 至60 V 且可以提供250 V 的通道間隔離，不僅可以保護周圍的模塊、機箱和連接的計算機系統(tǒng)，還可以保護同一模塊內(nèi)的其他通道。又或者日本基恩士公司的高精度溫度電壓測量模塊NR-TH08，其分辨率為16 bit，可以用于K、J、R、S、C 型等多種熱電偶的溫度測量[3]。

國內(nèi)的數(shù)據(jù)采集板卡技術(shù)起步較晚，與國外的技術(shù)尚有一定的差距，但是近年隨著我國在航空航天、軍事技術(shù)方面對數(shù)據(jù)采集應(yīng)用的需求逐步提高，數(shù)據(jù)采集板卡的精度，速度也隨之高速發(fā)展。

比如阿爾泰公司的PCI8811 數(shù)據(jù)采集卡，該數(shù)據(jù)采集卡可用來同時對8 路加速度信號或音頻信號進行采集調(diào)理，其最高電壓輸入可達±11 V，可以配置單點采樣或連續(xù)采樣的工作模式。再比如研華公司的PCI-1716 數(shù)據(jù)采集卡，它可以同時采集16 路的傳感器信號輸入，分辨率高達16 位，同時采樣率高達250 ksample/s。同時，國內(nèi)各高校和科研院所也在數(shù)據(jù)采集系統(tǒng)的研究上取得了很好的進展。中國科技大學(xué)的數(shù)據(jù)采集系統(tǒng)能夠?qū)崿F(xiàn)超導(dǎo)納米線輸出信號的同步接收和實時符合篩選；中北大學(xué)研發(fā)的高可靠性高速采編器也在我國航天事業(yè)的發(fā)展中大放異彩[4]。

1 整體設(shè)計

根據(jù)高精度和高可靠性的測量需求，設(shè)計了以LVDS 為通信傳輸?shù)臄?shù)據(jù)采集系統(tǒng)。限流保護電路為傳感器提供穩(wěn)定可靠的輸入，再對壓力傳感器輸入信號進行采集和初步調(diào)理，使用AD8032 完成抗混疊濾波，再經(jīng)過AD7621 對各個通道進行信號的過采樣量化，并將采樣結(jié)果緩存到FPGA 后，使用LVDS 與地面綜合測控臺進行數(shù)據(jù)交互，系統(tǒng)整體設(shè)計框架如圖1 所示。

圖1 系統(tǒng)整體設(shè)計構(gòu)架

2 采集系統(tǒng)設(shè)計

2.1 限流保護電路設(shè)計

本次系統(tǒng)設(shè)計中需要為壓力傳感器提供(28±4)V 的工作電壓，同時要保證在短路時電路不會被燒壞，因此選用LT3082 設(shè)計限流保護電路，同時為傳感器提供工作電壓。

LT3082 是200 mA 的低壓差線性穩(wěn)壓器，可并聯(lián)增加輸出電流。該低壓差線性穩(wěn)壓器一般用做精密電流源或電壓跟隨器。LT3082 同時可以提供各種保護功能，包括用于敏感電路和負(fù)載的反向輸入與輸出和反向輸入到輸出保護。額外的保護包括短路保護和遲滯熱關(guān)斷[5]。

LT3082 的一個關(guān)鍵特性是能夠提供寬輸出電壓范圍。LT3082 內(nèi)部將10 μA 的基準(zhǔn)電流源接到運算放大器的同相輸入端，運放為同相輸入電壓提供低阻抗緩沖輸出。通過配置電阻RSET，可以將輸出電壓編程為介于0 和38.5 V 之間的任何電壓值，同時可以將輸出電流限制在200 mA 以下，達到保護電路的目的，限流保護電路設(shè)計如圖2 所示。

圖2 限流保護電路

VOUT輸出電壓可由式(1)求出:

設(shè)計中將RSET電阻配置為2.67 MΩ，精度盡可能高，選用1%的電阻，此時VOUT輸出為26.7 V，可以穩(wěn)定地為傳感器變換器供電。通過查閱LT3082 的芯片手冊得知，LT3082 需要一個輸出電容以確保穩(wěn)定性，同時可以防止振蕩。COUT選用2.2 μF 的電容值，同時為了提高瞬態(tài)響應(yīng)性能，在電壓設(shè)置電阻RSET兩端放置一個1 μF 的電容器CSET，同時該旁路電容也可降低系統(tǒng)噪聲[6]。

2.2 調(diào)理電路設(shè)計

設(shè)計中需要電壓跟隨器對信號進行阻抗變換和隔離緩沖，以減小對后級電路造成的干擾[7]。本系統(tǒng)設(shè)計選用軌到軌運放AD8032 作為跟隨器。AD8032 具有超低噪聲、高輸入阻抗和低輸出阻抗特性，可使有效信號盡可能被ADC 芯片采樣[8]。

信號采集電路主要完成對傳感器采集信號中所包含的高頻噪聲進行濾波的任務(wù)，電阻R起到對電路保護和維持電路穩(wěn)定性的作用，同時可以抑制多通道之間的耦合噪聲。當(dāng)信號采集電路中沒有接入R時，電路通電后，由于高速采編器所處的外界惡劣環(huán)境影響，采集電路的輸入端會產(chǎn)生噪聲電壓，對傳感器信號測量造成誤差。當(dāng)接入電阻R后，采集電路的輸入端在沒有外接傳感器時，外界的噪聲信號或者大脈沖干擾會直接通過R接至GND 從而消除其對后續(xù)采集電路的干擾，同時電阻R還起到下拉電阻的作用，用于使穩(wěn)定采集電路的輸入始終保持低電位。

由于傳感器信號頻率都不高，因此在后續(xù)采用一階低通濾波電路完成對采集的傳感器信號中高頻噪聲的濾波，該濾波電路的截止頻率為:

該濾波電路的R1＝10 kΩ，C1＝100 pF，截止頻率為159 kHz，可以濾除在采集信號時拾取的高頻噪聲。

同時電阻R1還起到保護作用[9]，用于減小電路中電壓或者電流突然變化對運放AD8608 所造成的影響，選取R1設(shè)計滿足:

式中:Vs為AD8608 的供電電壓。

運放輸出端串聯(lián)電阻R2用來降低AD8608 驅(qū)動容性負(fù)載能力不足造成的過沖和響鈴振蕩影響，同時用來和傳輸線進行阻抗匹配。圖3 為信號調(diào)理電路，信號經(jīng)過采集電路通過選擇進入模擬開關(guān)，R2選擇串接一個小阻值的電阻來盡可能地減小因輸出阻抗增加而導(dǎo)致的模擬開關(guān)建立時間增大。

圖3 信號調(diào)理電路

2.3 AD 轉(zhuǎn)換設(shè)計

高速采編器選用AD7621 作為采樣量化使用的A/D 轉(zhuǎn)換器，AD7621 為一款16 位分辨率的A/D 轉(zhuǎn)換器，并且具有轉(zhuǎn)換精度高、信噪比高以及線性度好等特點。設(shè)計中芯片選擇正常模式采樣，其采樣速率可達2 Msample/s。

AD7621 采用2.048 V 的內(nèi)部參考電壓，其最大INL 誤差為±2 LSB，根據(jù)式(4):

可得，AD7621 的最低有效位為31.25 μV，其最大INL 誤差為62.5 μV。

所選壓力傳感器0～170 kPa 對應(yīng)的輸出電壓為0.5 V～4.5 V，計算得出輸入端電壓每增加或減小23.529 mV，壓力對應(yīng)變化1 kPa，所以由AD7621 的INL 誤差導(dǎo)致的最大誤差只有0.003 kPa，可測量精度很高。AD7621 的電壓輸入范圍為-2.048 V～2.048 V，對應(yīng)數(shù)字量輸出范圍為0～65 535，而壓力傳感器測量范圍為0～170 kPa，對應(yīng)輸出電壓范圍為0.5 V～4.5 V，因此需要對傳感器輸出的電壓信號進行增益調(diào)整以使其滿足AD7621 的電壓輸入范圍。轉(zhuǎn)換電路如圖4 所示，采編器設(shè)計選用軌到軌運放AD8032，其超低功耗、建立時間快速、低失真的特性使其非常適合用于做A/D 緩沖器。分壓跟隨電路一方面作為AD7621 的前置緩沖器，另一方面對傳感器的輸入電壓進行分壓跟隨，用于分壓的電阻計算，如式(5)所示:

圖4 AD 轉(zhuǎn)換電路圖

配置電阻R2為15 kΩ，電阻R3為10 kΩ，即可將AD7621 所需的輸入電壓VIN輸入調(diào)整至0.2 V～1.8 V，滿足其工作所需的電壓輸入范圍，同時通過分壓電阻，高速采編器每通道的輸入電壓最高可達5.12 V，滿足冗余設(shè)計要求。將AD7621 的OB 引腳接GND 或2.5 V，可調(diào)節(jié)AD7621 的兩種數(shù)字量輸出編碼模式，由于設(shè)計中輸入電壓不可能出現(xiàn)負(fù)值，所以將OB 引腳拉高，使AD7621 的數(shù)字量輸出范圍為32 768～65 535。

2.4 AD 采樣量化設(shè)計

AD7621 作為硬件上采樣量化的主要芯片，需要參照其芯片手冊設(shè)計采樣時序，經(jīng)查閱可知CNVST 信號為轉(zhuǎn)換信號，在模數(shù)轉(zhuǎn)換過程中出現(xiàn)CNVST 下降沿時，可以啟動轉(zhuǎn)換，同時BUSY 信號拉高；模數(shù)轉(zhuǎn)換完成之后BUSY 被拉低，因此可以通過判斷BUSY 的狀態(tài)確定是否完成了轉(zhuǎn)換的過程。具體時序如圖5 所示。

圖5 時序邏輯圖

系統(tǒng)采用的時鐘頻率是40 MHz，每塊AD 的采集頻率都為2 MHz，結(jié)合上述信息需要將晶振時鐘實現(xiàn)20 分頻。采樣邏輯實現(xiàn)流程為:計數(shù)器count初始化，接收到由上位機發(fā)送的命令后，開始進行采集，當(dāng)計數(shù)器count＝5 時讀取ROM 中該通道地址控制信息的數(shù)據(jù)并傳輸至控制總線，隨后將ROM 的地址加1 準(zhǔn)備下一通道采集，當(dāng)count ＝9 時將信號拉低，A/D 轉(zhuǎn)換器開始轉(zhuǎn)換，為了防止通道間信號串?dāng)_，必須要使拉低的時間大于15 ns，設(shè)計中使信號拉低兩個計數(shù)，共50 ns，符合時序設(shè)計要求，最后采集數(shù)據(jù)的高低八位通過BYTE 位的切換存儲在RAM 中，根據(jù)BYTE 位的高低來選擇讀取的數(shù)據(jù)，如果為高，則讀取該通道輸入數(shù)據(jù)的高8 位，如果為低，則讀取該通道輸入數(shù)據(jù)的低8 位。當(dāng)count ＝20 時，計數(shù)清零，進行對下一通道的采集，具體的轉(zhuǎn)換時序如圖6 所示。

圖6 A/D 轉(zhuǎn)換時序圖

2.5 過采樣算法設(shè)計

根據(jù)Nyquist 采樣定理:如果要使采樣量化后的數(shù)字信號能夠完整地還原出原始的模擬信號，那么采樣頻率至少是最大頻率的兩倍以上。過采樣則是要求的倍數(shù)更高，更能完整地還原原始信號。過采樣法實際上是提高了采集系統(tǒng)的分辨率和改善了采集系統(tǒng)的信噪比。在對信號過采樣之后，將采樣結(jié)果進行去極值取均值，以減小隨機噪聲的干擾。隨機噪聲在時域的分析下，其瞬時幅度具有正態(tài)分布的特征，所以使用標(biāo)準(zhǔn)差對采樣的誤差進行分析，其值越小，則采集誤差越小。假設(shè)xp、xp+1……xn+p-1是n個采樣的樣本點，找出其中的最大值和最小值，將其去掉后取平均值為[10]:

這里xp由xp＝F(pτ)+εp得出，其中{εp:p∈Z}是一組隨機變量，記作(0，σ2)。所以去掉極值的樣本標(biāo)準(zhǔn)差為:

經(jīng)過分析可得，將兩種算法結(jié)合起來可以減小標(biāo)準(zhǔn)差，達到降低采集誤差和提高采集精度的效果。下面將16 倍過采樣和去極值取均值算法通過硬件描述語言嵌入到FPGA 中進行實現(xiàn)。其具體流程如圖7所示，采集模塊在FPGA 的時序控制下開始進行模數(shù)轉(zhuǎn)換，先按照ROM 表中的通道選擇地址進行循環(huán)采集16 次，將所采到對應(yīng)各自通道的數(shù)據(jù)分別進行邏輯信號data1～data16 賦值，然后將標(biāo)志位進行置位，并找出data1～data16 中的最大值data_max 和最小值data_min。再求出data1～data16 的累加和reg_sum16，然后計算去極值后的累加和reg_sum14≤reg_sum16-data_max-data_min。最后對reg_sum14 取平均值，并將結(jié)果進行緩存，算法流程圖如圖7 所示。

圖7 算法實現(xiàn)流程圖

3 傳輸設(shè)計

3.1 LVDS 收發(fā)電路設(shè)計

高速采編器在于數(shù)據(jù)記錄儀進行高速數(shù)據(jù)傳輸時，需要保證數(shù)據(jù)的準(zhǔn)確性，降低誤碼率，同時還要求信號線具有低串?dāng)_，減小傳輸噪聲，LVDS(Low Voltage Differential Signaling)可以很好地完成任務(wù)要求[11]。

為了減小外部干擾，LVDS 驅(qū)動使用3.5 mA 的極低電流源，在配置終端電阻為100 Ω 時，輸出的差動電壓信號僅為350 mV。在高速采編器的LVDS發(fā)送端，串化器選擇SN65LV1023A，將主控卡FPGA打包之后的并行數(shù)據(jù)轉(zhuǎn)化為串行數(shù)據(jù)發(fā)送至數(shù)據(jù)記錄儀，同時為增強傳輸線路的保護能力，在LVDS 的發(fā)送端口會配置低電容瞬態(tài)電壓抑制器陣列，選型使用SMDA03LC。電纜驅(qū)動器CLC001AJE 用于增強LVDS 數(shù)據(jù)的傳輸能力。圖8 所示為LVDS 發(fā)送接口配置電路。

圖8 LVDS 發(fā)送接口配置電路

圖8 中，DEN 引腳為LVTTL 邏輯輸入，高電平時使能串行數(shù)據(jù)輸出，而引腳置為低電平會關(guān)閉PLL 并將輸出置于高阻抗?fàn)顟B(tài)，從而使器件進入低功耗模式，因此需要通過上拉電阻R1和R2拉高使芯片正常工作。

同樣使用上拉電阻R3將引腳拉高來控制數(shù)據(jù)在TCLK 的上升沿發(fā)送。終端電阻R4用作輸出信號線的阻抗匹配，這里的阻值為100 Ω，該電阻器應(yīng)靠近CLC001AJE 輸入引腳，以最大限度地減少電阻器和器件焊盤之間的走線長度。R5和R6用作和CLC001AJE 輸出線進行阻抗匹配，選用1%精度的75 Ω 電阻，同時CLC001AJE 可通過配置RREF來控制其輸出Vp-p為800 mV 或是1 V，本次設(shè)計選用1.5 kΩRREF輸出1 VVp-p的電壓。

高速采編器的LVDS 接收端，解串器配套使用SN65LV1224B，其芯片引腳電阻配置與串化器SN65LV1023A 相同，接收接口電路如圖9 所示。

圖9 LVDS 接收接口配置電路

LVDS 接收端還需在SN65LV1224B 之前接入隔離緩沖器，設(shè)計中選用DS10BR150，它可以對差分輸入進行隔離，減少差分傳輸信號所受的外部干擾，確保進入解串器的LVDS 信號的可靠性。

其中終端電阻R4用作解串器端阻抗匹配，其阻值與信號線和PCB 布線阻抗相匹配，這里阻值選用100 Ω。上拉電阻R1、R2和R3作用與SN65LV1023A中配置相同。電容C1和C2用于隔直，完成交流耦合，濾出直流分量。

3.2 LVDS 邏輯設(shè)計

高速數(shù)據(jù)采編器通過LVDS 接口和外圍設(shè)備進行數(shù)據(jù)轉(zhuǎn)發(fā)，LVDS 串化器和解串器須在數(shù)據(jù)傳輸前進行初始化，使其PLL 與本地時鐘同步[12]。

串化器SN65LV1023A 先進行初始化和同步，然后再接收主控卡FPGA 輸入的10 位并行數(shù)據(jù)。串化器根據(jù)TCLK 來鎖存輸入數(shù)據(jù)。串化器通過控制TCLK_拉高在上升沿選通輸入數(shù)據(jù)，拉低則在下降沿選通輸入數(shù)據(jù)[13]。串化器傳輸時序如圖10 所示。

圖10 串化器傳輸時序

圖10 中，td(S)代表串化器延遲時間，一般為2個的TCLK 時鐘周期。先確定使用上升沿還是下降沿，內(nèi)部附加的起始位和停止位將寄存器中的數(shù)據(jù)位幀化。串化器以12 倍TCLK 的頻率從串行數(shù)據(jù)輸出(DO±)傳輸串行數(shù)據(jù)、附加時鐘位和同步位(10+2 位)。例如TCLK 為20 MHz，則串行傳輸速率為20×12 ＝240 Mbit/s，圖11 為示波器所采集回的LVDS_T+的信號波形圖。

圖11 LVDS 發(fā)送信號波形圖

圖12 解串器傳輸時序

4 試驗結(jié)果

為了驗證過采樣算法對采集精度的影響，通過MATLAB 構(gòu)建噪聲信號，并驗證此算法對噪聲的抑制作用，對比結(jié)果如圖13 所示。

圖13 濾波前后信號波形圖

通過ISE 平臺對采集模塊進行嵌入式設(shè)計，并對采集模塊進行功能仿真，仿真結(jié)果如圖14 所示。將AD7621 芯片采集到的16 位數(shù)據(jù)按照自定義幀格式進行編幀，再按照字節(jié)的形式輸出到緩存fifo_data_q[7:0]，最后將其打包編幀后通過LVDS 發(fā)送到地面綜合測控臺進行數(shù)據(jù)處理。

圖14 ISE 仿真圖

在對采集系統(tǒng)各通道的壓力傳感器信號采集精度進行處理分析時，信噪比(SNR)是一個重要的判斷標(biāo)準(zhǔn)，信噪比代表了高速采編器對采集到的傳感器信號的還原能力，飛行器在飛行試驗中往往要求高速采編器具有較高的信噪比，一般要求其信噪比要大于70 dB，此時壓力傳感器采集到的數(shù)據(jù)中不會出現(xiàn)明顯的毛刺現(xiàn)象，選取一通道數(shù)據(jù)進行分析，上位機繪制其波形圖如圖15 所示。

圖15 傳感器采集數(shù)據(jù)波形圖

通過圖15 得到采集信號的有效值和噪聲的最大值，通過信噪比計算公式:

可得該通道信噪比77.1 dB，說明該采集系統(tǒng)的設(shè)計符合低噪聲的要求，具有較好的抗干擾性能。

5 結(jié)論

本文設(shè)計了并實現(xiàn)一種以LVDS 為通信傳輸?shù)膲毫?shù)據(jù)采集系統(tǒng)，該采集系統(tǒng)以模塊化作為設(shè)計框架，以多通道采集和單通道調(diào)理作為設(shè)計方法，硬件上設(shè)計了高精度的調(diào)理電路、AD 轉(zhuǎn)換電路和LVDS收發(fā)電路，軟件上設(shè)計了過采樣時序和LVDS 收發(fā)時序，有效提高了采集精度和傳輸效率。經(jīng)過大量試驗驗證和實踐檢驗，該采集系統(tǒng)無亂碼，傳輸速率不低于240 Mbit/s，且系統(tǒng)采集的信噪比不低于77 dB，在航空航天領(lǐng)域能夠完成對飛行器的壓力測量任務(wù)。