賈玉偉，唐中強，蔡道民，薛梅，李展

（中國電子科技集團公司第十三研究所，石家莊 050051）

1 引言

自動增益控制（AGC）電路是一種閉環(huán)負反饋電路，它可以依據(jù)接收信號幅度的大小實現(xiàn)對通道增益的自動控制，保證輸出功率在預設范圍以內(nèi)。AGC 電路一般應用于接收機的中間級，通過AGC 電路實現(xiàn)接收機放大系數(shù)的自動調(diào)整。在接收機靈敏度處于一定范圍內(nèi)的前提下，輸出信號幅度保持在一個合理的范圍內(nèi)[1-2]。

電調(diào)衰減器是AGC 電路的核心器件。它可以根據(jù)微波信號的預設值，實現(xiàn)對信號衰減的精確控制，從而給后級電路提供合適的輸入信號。同時其具有一定程度的插入損耗，應用到阻抗失配的電路之間可以抵消部分阻抗變化的影響。電調(diào)衰減器具有廣泛的應用場景，比如應用在功率傳輸控制、信號電平幅度調(diào)整、輻射干擾抵消等系統(tǒng)中。

文獻[3] 提出采用八邊形鍺硅P 型-本征-N 型（PIN）二極管，設計并實現(xiàn)了一款寬帶衰減器芯片。該芯片的工作頻帶為6～18 GHz，衰減器的動態(tài)范圍為7 dB，在工作頻率為6 GHz、12 GHz、18 GHz 時的插入損耗分別為7.9 dB、9.4 dB、10.6 dB。該芯片的尺寸為0.85 mm×0.42 mm。文獻[4]提出采用InGaAs PIN 二極管，設計并實現(xiàn)了一款寬帶衰減器芯片，該芯片的工作頻帶為7～40 GHz，衰減器的插入損耗不大于11.5 dB，該芯片的尺寸為1.59 mm×0.84 mm。文獻[5]提出采用雙極性結(jié)構(gòu)實現(xiàn)了一個適用于米波、分米波波段的電調(diào)衰減器，其工作頻帶為30～512 MHz，衰減動態(tài)范圍超過60 dB，將衰減器電路封裝于金屬殼體內(nèi)，其封裝外形尺寸為55 mm×75 mm，控制電壓為0～±12 V。文獻[6]提出了一款調(diào)諧電壓為0～16 V、衰減變化量為32 dB 的電調(diào)衰減器。由于PIN 二極管具有電流與電阻成反比的特點，文獻[7]提出了一種工作頻帶為1～30 MHz、衰減動態(tài)范圍為65 dB 的衰減網(wǎng)絡，且在整個衰減范圍內(nèi)，衰減平坦度可以達到0.5 dB。

微波單片電路形式的電調(diào)衰減器優(yōu)點為尺寸小，但一般適用于在微波頻段工作，在甚高頻（VHF）頻段的低端（約為30 MHz）工作時性能差，同時片上一般無法集成隔直電容。采用PCB 形式或金屬盒體制作的電路模塊形式的電調(diào)衰減器可在VHF 頻段的低端工作，且射頻端口可集成隔直電容，但由于受分立元件的寄生參數(shù)影響，這類衰減器的工作頻帶寬度受限，同時其外形尺寸較大（厘米量級）導致集成度不高。因此，既可在VHF 頻段的低端工作又能滿足PCB 表貼應用的小型化寬帶電調(diào)衰減器具有研發(fā)價值。

本文從基板小型化和元器件小型化著手，采用對稱式Π 型衰減網(wǎng)絡，基于基板塑封工藝研制了一種可工作于VHF 頻段、可滿足PCB 表貼應用的小型化寬帶電調(diào)衰減器。

2 電路結(jié)構(gòu)與工作原理

電調(diào)衰減器的電路主要由衰減網(wǎng)絡和偏置網(wǎng)絡構(gòu)成。常用的衰減網(wǎng)絡結(jié)構(gòu)主要有Π 型、T 型、橋T 型3 種。這3 種結(jié)構(gòu)各有優(yōu)缺點：T 型衰減網(wǎng)絡可以實現(xiàn)較大的衰減動態(tài)范圍，能承受功率容量較大，但是其端口發(fā)射系數(shù)差，端口不易匹配；Π 型衰減網(wǎng)絡的帶內(nèi)相對平坦，且端口易于匹配，但是功率容量較低；橋T 型衰減網(wǎng)絡可以實現(xiàn)較低的插入損耗，端口易于匹配，但是卻對二極管的功率容量性能要求極高，且兩級級聯(lián)后優(yōu)點不突出。針對本文選用的Π 型衰減網(wǎng)絡，設系統(tǒng)的特征阻抗為Z0，衰減網(wǎng)絡的衰減量為A，Π 型衰減網(wǎng)絡中并聯(lián)電阻為R1、R2，串聯(lián)電阻為R3，考慮R1=R2的同阻模式，則R1、R2、R3的計算方式如式（1）（2）所示[10-11]。各類衰減網(wǎng)絡的衰減值與電阻值的關(guān)系可參考文獻[8-9]。

在衰減網(wǎng)絡中加入可變電阻元件，就可以控制衰減值。目前可用的元件主要是場效應晶體管（FET）和PIN 二極管。相比于GaAs FET，PIN 二極管是一種電流控制器件，具有承受功率大、導通插入損耗低、寄生參數(shù)小的特點。PIN 二極管的電性能特點為：當直流信號使其反偏時，PIN 二極管的等效電阻極大，等效于斷路；當直流信號使其正偏時，其等效電阻較小，且隨著輸入電流的變化而變化，即等效電阻隨著偏置電流而變化。由于以上特性，PIN 二極管被廣泛應用于射頻開關(guān)、衰減器和限幅器[8]。因此，本文選用PIN 二極管進行方案設計。

電調(diào)衰減器的主要技術(shù)指標包括最小衰減量（也稱為零態(tài)插入損耗）、最大衰減量、端口回波損耗（或駐波比）等。衰減動態(tài)范圍是指最大衰減量和最小衰減量之差。電調(diào)衰減器一般要求插入損耗小、衰減動態(tài)范圍大、駐波比小、衰減線性度高[10]。

本文設計的衰減器工作頻帶為30～1 000 MHz，其相對帶寬較寬。根據(jù)前文所述各類衰減網(wǎng)絡的優(yōu)缺點，本文設計的衰減器電路選擇Π 型PIN 二極管衰減網(wǎng)絡結(jié)構(gòu)。通常情況下，Π 型衰減網(wǎng)絡包含3 個PIN 二極管，這種網(wǎng)絡在結(jié)構(gòu)上不具備對稱性，從而使得偏置電路較為復雜，不利于器件的小型化。為解決此結(jié)構(gòu)的缺點，本文優(yōu)化設計了Π 型衰減網(wǎng)絡。即在原電路結(jié)構(gòu)的串聯(lián)支路上增加一個反向二極管，使電路結(jié)構(gòu)具有對稱性。改進后的衰減網(wǎng)絡具備如下3 個優(yōu)勢：1）在直通鏈路中，使用了兩個串聯(lián)PIN 二極管，使衰減量增加了一倍；2）直通鏈路中的兩個PIN 二極管是反接的，其在工作過程中，偶數(shù)階的非線性分量將會大大減少，從而提升了頻譜純凈度；3）改進后的衰減網(wǎng)絡采用完全的中間對稱結(jié)構(gòu)，可以大大簡化器件的偏置電路[11-12]。

該衰減器電路將偏置網(wǎng)絡、隔直電容與衰減網(wǎng)絡組合在一起。圖1 為電調(diào)衰減器的電路原理圖。

圖1 電調(diào)衰減器的電路原理圖

衰減網(wǎng)絡由D1、D2、D3、D44 個二極管芯片組成，D2、D3為串聯(lián)結(jié)構(gòu)，D1、D4為并聯(lián)結(jié)構(gòu)。偏置網(wǎng)絡由電阻R1、R2、R3、R4、R5、電感L、濾波電容C3組成。其中電感L 主要起射頻扼流作用，抑制射頻信號從加電端口泄漏。將電容C3設計在控制電壓端口，使其并聯(lián)到地，該電容在控制電壓端口起濾波作用，以減少供電電源上的紋波、噪聲及雜波對器件的干擾。隔直電容有4 個，分別為C1、C2、C4、C5，可實現(xiàn)“隔直通交”的功能。

P1、P2端口為射頻信號輸入、輸出端口。由于電路采用對稱設計，P1、P2端口可互易。VS端口為電源端口，VC端口為控制電壓端口，R1、R2、R3、R4、R5共5 個電阻與電源端口、控制電壓端口、地共同形成加電回路，為4 個二極管芯片提供偏置電壓。在VS端口施加固定的正電壓V1，在VC端口施加可調(diào)電壓V2。當V2＞V1時，D2、D3正向偏置，D1、D4反向偏置；當V2＜V1時，D2、D3反向偏置，D1、D4正向偏置。通過合理地設計網(wǎng)絡中的電阻，可以實現(xiàn)預期的電調(diào)衰減功能。

3 元件初值計算與基板設計

3.1 元件初值計算

PIN 二極管的截止頻率fc=1/ (2πτ)，τ 為載流子的最小渡越時間。當電調(diào)衰減器的工作頻率遠高于fc時，即工作頻率不小于10fc時，PIN 二極管可用作可控純電阻[13]。為了得到較寬的頻帶，應盡量選用fc較低的PIN 二極管。本設計選用國產(chǎn)某型號PIN 二極管，其I層厚度為50 μm，τ 為1 400 ns，計算得到其fc為114 kHz，理論上可用于工作頻率大于1 MHz 的電調(diào)衰減器。

電感和電容主要考慮器件工作時的最低工作頻率。根據(jù)電容的容抗公式計算電容值C[14]，容抗公式為

其中，f 為器件的最低工作頻率，XC為器件所需的最小容抗。

根據(jù)電感的感抗公式計算得到器件的電感值L[14]。電感的感抗公式為

其中，XL為器件所需的最小感抗。

經(jīng)過計算和仿真，為使器件的最低工作頻率可達30 MHz，同時兼顧器件小型化的需求，將電容值設計為4700 pF，電感值設計為1.0 μH。

電阻值可影響器件的插入損耗、衰減動態(tài)范圍和端口反射系數(shù)。通過設計軟件的參數(shù)調(diào)諧功能可以取得電路中各個元件的初值，設定設計目標進行優(yōu)化，最終得到各個元件的設計值。在VS端口施加正電壓為2.7 V，器件在5.0 V 偏置時處于最小衰減狀態(tài)，在1.0 V 偏置時處于最大衰減狀態(tài)。由于采用了對稱的電路結(jié)構(gòu)，兩個射頻端口的回波損耗理論上應當相同。

3.2 基板的設計

本文設計選用的是樹脂基板，需要關(guān)注的材料參數(shù)主要有基板厚度H、基板材料的介電常數(shù)Dk和介質(zhì)損耗Df等。器件射頻端口匹配到50 Ω 的阻抗系統(tǒng)。

為了提高封裝的集成度，實現(xiàn)器件的小型化，主要采用兩項措施。一是選用小尺寸的元件，選用裸芯片形式的二極管，其芯片尺寸為500 μm×500 μm，電阻和電容采用0201 封裝尺寸，電感采用0402 封裝尺寸。二是采用4 層基板，利用多層布線實現(xiàn)基板小型化，基板的疊層結(jié)構(gòu)參數(shù)如表1 所示。為了實現(xiàn)信號的最優(yōu)傳輸，基板各信號線層從上至下分別為射頻信號線層（頂層）、射頻地線層（中間層1）、電源信號線層（中間層2）、引出端口層（底層）。基板的總厚度H 為358 μm，其中頂層與中間層1 之間的介質(zhì)層厚度H1為80 μm，正面布版射頻線需要按50 Ω 的阻抗進行設計。將介質(zhì)層厚度H1（80 μm）、基板介電常數(shù)Dk（4.5）、特征阻抗Z0（50 Ω）和工作中心頻率f0（500 MHz）等參數(shù)代入微帶線阻抗計算軟件進行計算，可得50 Ω 阻抗的微帶線寬度為136 μm。其余走線按電路原理圖布置，完成偏置網(wǎng)絡的互聯(lián)，層間通過過孔連通。

表1 基板的疊層結(jié)構(gòu)參數(shù)

在基板底層設計各引出端口，中間設計大面積覆銅用于射頻和直流接地。在器件背面通過在覆銅板上切45°斜角的方式提供方向識別標識。由于該器件預定在電路板上焊接使用，在各引出端口表面鍍鎳鈀金。同時，為降低組裝時出現(xiàn)焊接短路的風險，在背面非焊接部位涂覆阻焊材料。

4 工藝流程及測試結(jié)果

器件的組裝采用混合集成工藝和注塑封裝工藝。組裝時的基板為陣列拼版形式。采用自動回流焊機將電阻、電容、電感焊接在基板上。PIN 二極管芯片的正面凸點為陽極，背面區(qū)域為陰極，將芯片背面通過導電膠粘接/燒結(jié)到基板上，通過金絲鍵合將陽極連接到電路的網(wǎng)絡中，采用注塑封裝工藝進行器件封裝。

利用自動化測試程序，調(diào)節(jié)控制電壓為1.0～5.0 V，以1.0 V 為升壓級差進行測試，衰減器的插入損耗連續(xù)可控，表明衰減器的電調(diào)功能正常。不同偏置條件下插入損耗和最大衰減的測試曲線如圖2所示?；夭〒p耗的測試曲線如圖3 所示。圖3 中測試曲線的控制電壓升壓級差設為1.0 V。所研制的電調(diào)衰減器的外形尺寸為3.8 mm×3.8 mm×1.0 mm。使用電子秤測量，單只器件的質(zhì)量約為38 mg。

圖2 插入損耗和最大衰減的測試曲線

圖3 回波損耗的測試曲線

從圖2 可以看出，所研制的電調(diào)衰減器在30～1 000 MHz 工作頻帶內(nèi)的插入損耗隨控制電壓變化?？刂齐妷簽?.0 V 時插入損耗絕對值最小，控制電壓為1.0 V 時產(chǎn)生最大衰減。當控制電壓為5.0 V 時，插入損耗絕對值小于2.9 dB，最大衰減絕對值大于35.0 dB，衰減動態(tài)范圍大于32.1 dB。實測性能隨頻率升高而下降，插入損耗絕對值的帶內(nèi)平坦度約為1.0 dB。從圖3 可以看出，在工作頻帶內(nèi)回波損耗小于－10 dB。這主要由以下因素造成：1）自諧振頻率效應電感L 的射頻扼流效果隨頻率升高而下降；2）二極管管芯陽極焊點的尺寸較小，只能在其上鍵合一根直徑為25 μm 的金絲，且由于布局原因，鍵合線的長度大于500 μm，鍵合線引入的寄生參數(shù)影響隨頻率升高而增大。本文設計的電調(diào)衰減器與相似產(chǎn)品的性能對比如表2 所示。

表2 本文設計的電調(diào)衰減器與相似產(chǎn)品的性能對比

本文設計的6# 電調(diào)衰減器的相對帶寬達到188.3%，略高于3#和5#電調(diào)衰減器的相對帶寬，顯著高于1#、2#、4#電調(diào)衰減器的相對帶寬。3#電調(diào)衰減器采用雙極性控制，4#、5#電調(diào)衰減器采用單極性控制，控制電壓分別為0～16 V、1～12 V。6#電調(diào)衰減器采用單極性控制，最高控制電壓僅為5 V，因此，其控制更加簡單方便。1#、2#電調(diào)衰減器的封裝形式為高頻率寬帶芯片形式，6#電調(diào)衰減器可工作于VHF 頻段。6#電調(diào)衰減器的插入損耗比1#低7.7 dB，比2#低8.6 dB。在3#、4#、5#電調(diào)衰減器中，插入損耗最低的為3#。6#電調(diào)衰減器的插入損耗比3#電調(diào)衰減器低0.7 dB，具有低插損的優(yōu)勢。

4#、5#電調(diào)衰減器的組裝形式均為PCB 形式，所設計的電調(diào)衰減器作為部件裝入組件中。與3#、4#、5#電調(diào)衰減器相比，本文設計的電調(diào)衰減器在小型化、高集成方面優(yōu)勢明顯。

綜上，與相似產(chǎn)品對比，本文設計的電調(diào)衰減器具有外圍加電易、控制電壓低、工作頻帶寬、外形尺寸小等特點，在自動化生產(chǎn)及實際應用方面具有更明顯的優(yōu)勢。

5 結(jié)論

本文采用PIN 二極管芯片作為可變電阻元件的對稱式4 元件Π 型衰減網(wǎng)絡，選用4 層樹脂基板，實現(xiàn)了一種小型化寬帶電調(diào)衰減器。該電調(diào)衰減器采用2.7 V 電源供電，采用1.0～5.0 V 控制電壓。測試結(jié)果表明，在工作頻帶為30～1 000 MHz 時，最小插入損耗絕對值小于2.9 dB，最大衰減絕對值大于35.0 dB，回波損耗小于－10 dB。該設計滿足寬頻帶、低插損的要求，具有小型化、高集成、輕量化的特點，在AGC 等電路中有廣泛的應用前景。