劉瑩 廖學介 鄔海峰 王測天 滑育楠

摘? 要：文章介紹了基于GaAs 0.15 μm pHEMT工藝的0.8～18 GHz放大衰減多功能芯片的設計，給出了在片測試結果。該芯片集成了共源共柵行波放大單元、三位數控衰減單元和三位并行驅動單元，在0.8～18 GHz的超寬帶頻率范圍內，噪聲系數典型值≤4.5 dB，增益≥11 dB，且具有3 dB的正斜率，P-1大于13 dBm，輸入輸出駐波≤1.8，3 bit數控衰減單元2/4/8 dB，衰減精度≤0.5 dB。其中放大器采用單電源+3.3 V供電，工作電流小于60 mA，TTL驅動電路采用-5 V供電，工作電流小于3 mA。芯片尺寸為：2.6 mm×2.8 mm×0.1 mm。

關鍵詞：pHEMT；0.8～18 GHz；放大衰減多功能芯片

中圖分類號：TN72 文獻標識碼：A? 文章編號：2096-4706（2023）02-0053-04

GHz Amplification and Attenuation Multi-Function Chip

LIU Ying， LIAO Xuejie， WU Haifeng， WANG Cetian， HUA Yunan

（Chengdu Ganide Technology Co.， Ltd.， Chengdu? 610220， China）

Abstract： In this paper， the design of 0.8～18 GHz amplification and attenuation multi-function chip based on GaAs 0.15 μm pHEMT process is introduced， and on wafer test results are presented. The chip integrates Cascade traveling wave amplifier， 3-bit digital attenuator and the TTL drive circuit. In the 0.8～18 GHz ultra wideband frequency range， the typical values of noise coefficient is less than and equal to 4.5 dB， a gain is more than and equal to 11 dB， and it has 3 dB Positive Slope， the P-1 is more than 13 dBm， the input and output of VSWR are less than and equal to 1.8， the 3-bit digital attenuator 2/4/8 dB， the battenuation accuracy is less than and equal to 0.5 dB. The amplifier uses the single +3.3 V power supply， and the working current is less than 60 mA. The TTL drive circuit uses the -5 V power supply， and the working current is less than 3 mA. The chip size is 2.6 mm×2.8 mm ×0.1 mm.

Keywords： pHEMT; 0.8～18 GHz; amplification and attenuation multi-function chip

0? 引? 言

隨著現代電子技術和信息技術的快速發(fā)展，各種電子系統(tǒng)對于芯片類核心元器件的性能要求越來越高，特別是在電子對抗領域，超寬帶芯片的應用越來越廣泛。在電子對抗設備的偵察、干擾，各類寬頻雷達探測，儀器儀表，多功能通信、制導等方面，微波單片集成電路MMIC作為系統(tǒng)的核心元器件發(fā)揮著非常重要的作用，而多功能芯片的開發(fā)使得MMIC集成度高、體積小、生產一致性好、批量生產成本低等優(yōu)勢發(fā)揮得更加充分，大大提高了電子設備的性能。

多功能芯片的設計一般是利用Ⅲ-Ⅴ族化合物工藝或者硅基工藝來實現，兩者各有優(yōu)劣，Ⅲ-Ⅴ族化合物工藝射頻性能較好，能獲得更低的噪聲系數以及高功率容量；而硅基工藝集成度高，成本低，而且隨著制程的持續(xù)發(fā)展，特征頻率在不斷提高，被越來越多地用于射頻微波集成電路中。GaAs工藝是Ⅲ-Ⅴ族半導體工藝中常用的一種工藝，也是當前最重要，技術成熟度最高的化合物半導體材料之一，相對于硅基工藝，GaAs電子遷移率高，禁帶寬度大，射頻性能好。為了實現0.8～18 GHz超寬帶工作頻帶內的低噪聲放大和高精度的幅度控制，該芯片選擇基于GaAs 0.15 μm pHEMT工藝來設計?；贕aAs pHEMT工藝制作的MMIC由于具有優(yōu)異的射頻性能和制造工藝成熟等優(yōu)點，被廣泛應用于寬帶射頻系統(tǒng)中。對于射頻收發(fā)系統(tǒng)，通常需要對放大鏈路的增益進行控制，通過放大衰減多功能芯片可以實現高集成度、低成本、高性能的優(yōu)勢。

本文介紹的基于GaAs pHEMT工藝設計的0.8～18 GHz放大衰減多功能芯片不僅在超寬帶頻帶內具有較高的增益、輸出功率和衰減精度，而且還具有正斜率的增益特性和較低功耗特性，具有很好的實際應用性能。

1? 放大衰減多功能芯片的設計

1.1? 電路結構及器件的選擇

超寬帶放大器芯片的頻率范圍可以從1個倍頻程到幾個倍頻程，甚至DC-60 GHz或更高。常用的超寬帶放大器電路結構有：平衡結構、電流復用加反饋結構、共源共柵結構、行波結構等。平衡式放大器電路結構上大多采用Lange耦合器或balun等三端口器件將兩路相同的放大器合成為一路輸出，其頻率帶寬受限于耦合器的帶寬。而反饋式放大器通常是在電路中加入負反饋電路來彌補晶體管自身增益隨頻率增加而下降的趨勢，從而擴寬放大器的帶寬，其缺點是引入的負反饋電路會帶來對電路增益、噪聲、功率等指標的損失。由于平衡式放大器和反饋式放大器只能實現有限的頻率擴寬效果。行波放大器是一種常見的超寬帶放大器結構，對比其他結構的寬帶放大器來說，有著更好的增益平坦度和駐波，而且電路緊湊占用芯片面積較小。行波放大器的結構特點是將晶體管柵極和漏級的寄生電容用作傳輸線匹配電路的一部分，再加上傳輸線的等效電感共同構成了分布式的微帶傳輸線結構來擴寬帶寬，并通過多個單元電路的增益及功率疊加效應來提高整體電路的增益和輸出功率值。共源共柵結構是是在共源管上堆疊了一個共柵管，共柵管提供的低負載阻抗使得下方的共源級產生的增益不會很大，這就降低了密勒電容的影響，提高了放大器的反向隔離性，同時共源共柵結構提供較高的輸出阻抗和電壓增益。

本設計需要在0.8～18 GHz超寬帶頻帶內實現較高的增益和中等的輸出功率，且滿足較低功耗的要求，單個行波結構難以實現，因此放大單元采用改進的6級行波放大結合共源共柵結構，將每個行波放大單元采用共源共柵結構實現，能獲得更高的增益特性，同時結合RC均衡單元，獲得正斜率的增益特性。

衰減器是許多RF通信，雷達和測量系統(tǒng)的關鍵組成部分之一。衰減器的主要功能是為各種目的提供幅度控制。對于相控陣應用，衰減器應提供對天線輻射方向圖旁瓣的精確控制。為了實現寬帶大規(guī)模相控陣系統(tǒng)，衰減器相對于可變增益放大器（VGA）更為合適.。衰減器主要工作在參考態(tài)和衰減態(tài)，在不同的工作狀態(tài)下，注重的性能指標也有所不同，主要有插入損耗、駐波比、衰減精度、附加相移和衰減動態(tài)范圍等。常用的衰減器電路結構有：T型結構、π型結構和開關切換型結構等。為了實現更好的電路性能，在設計不同衰減量的數控衰減器時電路拓撲也有所區(qū)別，通常來說T型衰減結構用于小衰減量的衰減器設計，π型衰減結構用于大衰減量的衰減器設計，而開關切換型衰減結構用于對附加相移要求較高的大衰減位，插損相對較大。本設計要在0.8～18 GHz超寬帶頻帶內實現2 dB/4 dB/8 dB三位數控高精度衰減，同時獲得較小的插入損耗和駐波指標，附加相移無指標要求，因此衰減單元采用π型衰減結構。

由于該芯片設計指標對輸出P1dB功率和功耗的要求較高，而對于噪聲系數指標而言，單個行波放大器的噪聲系數還有一定余量，經過鏈路指標核算，將3bit數控衰減單元放在靠近射頻輸入端口行波放大單元的前端。

1.2? 放大單元和衰減單元的設計

根據多功能芯片的整體指標要求，設計初期需要對各個單元電路進行合理地指標分配和尺寸預估，然后開展單元電路的設計，最后進行級聯仿真優(yōu)化。對于放大單元的設計，首先對所用有源放大管進行直流分析，獲得晶體管的直流工作點。根據器件實際使用中的工作狀態(tài)，對電路進行小信號S參數、噪聲和功率特性的分析。為了在超寬帶范圍內獲得較低噪聲、較高增益和功率特性，放大電路中采用6級行波放大結合共源共柵結構，其電路結構如圖1所示。Vdd饋電部分如圖2所示，采用L1和L2兩個扼流電感串聯，并將扼流電感L2和小電阻R1并聯已消除電感引入的帶內諧振點的結構來拓展低頻帶寬；同時電源端口采用并聯C1到地和串聯R2、C2到地電路實現對電源低頻和高頻自激不穩(wěn)定信號進行抑制。根據FOUNDRY廠家提供的器件參數，經過分析比較，共源共柵放大單元的兩級均采用4×25 μm柵寬的晶體管；根據增益和功率的指標要求，行波放大單元采用六級；同時放大單元輸出端增加了RC結構均衡單元對增益進行正斜率均衡，更加有利于芯片在系統(tǒng)中的應用。

為兼顧良好的射頻性能和版圖尺寸，對于不同 衰減量的單元電路，采用了不同的電路拓撲進行設計。對于衰減單元的設計，通過分析開關管的通斷特性，為了兼顧插損和衰減精度，衰減單元串聯管采用4×50 μm柵寬的開關管，并聯管采用2×10 μm柵寬的開關管。2 dB和4 dB衰減單元均采用一級π型衰減結構實現，8 dB衰減單元則采用兩個4 dB單元級聯來實現，以獲得2～14 dB衰減范圍內良好的衰減精度和駐波特性。此外，芯片內部集成了三位并行驅動單元，如圖3所示，可實現通過外部TTL控制電平對各衰減狀態(tài)的切換。并行驅動電路將外部0 V/5 V的TTL信號轉換成0 V/-5 V的互補信號，驅動數控衰減器。輸入端采用LEF邏輯管作為二極管進行電平轉換。邏輯運算電路和輸出驅動電路則由LEF邏輯管和電阻組成。

確定電路拓撲后，結合阻抗匹配技術給元件賦予合適的初始值，以增益、噪聲、輸入/輸出駐波、P1dB等指標為目標進行優(yōu)化好放大單元的原理圖，以插損、駐波、衰減精度等指標為目標進行優(yōu)化好衰減單元的原理圖。在電路原理圖仿真優(yōu)化設計完成后進行級聯仿真，根據仿真結果調整原理圖參數知道級聯仿真滿足指標要求且留有一定余量。

接下來進行單元版圖的設計優(yōu)化，并根據版圖布局需要反過來對單元電路進行調整。單元電路版圖調整好后再進行級聯調整整體版圖。反復優(yōu)化迭代至指標滿足要求。最終整體版圖設計完成后，再根據DRC規(guī)則做check和修改，確認性能后就可以進行流片。

2? 實驗結果

流片后的放大衰減多功能芯片照片如圖4所示。整體芯片尺寸為：2.6 mm×2.8 mm×0.1 mm。

對該放大衰減多功能芯片進行了探針臺在片測試，在常溫工作條件下，直流偏置Vdd＝3.3 V、Vee＝-5 V、Idd＝60 mA，Iee＝3 mA，控制真值表如表1所示，在片測試結果如圖5～圖9所示。圖5為噪聲系數的實測曲線，噪聲實測結果典型值＜4.5 dB；圖6為小信號增益的實測曲線，增益實測結果在全頻段范圍內為11～14 dB，且為正斜率；圖7為輸入輸出駐波實測曲線，輸入輸出駐波均≤1.7；圖8為輸出P1dB功率實測曲線，功率在全頻段范圍內＞13.5 dBm；圖9為衰減精度實測曲線，衰減精度≤0.5 dB；實測結果均達到指標要求。

3? 結? 論

由在片測試結果可知，在0.8～18 GHz超寬帶工作頻率范圍內，噪聲系數典型值≤4.5 dB，增益＞11 dB，且具有3 dB的正斜率，P-1大于13 dBm，輸入輸出駐波≤1.8，衰減精度≤0.5 dB，工作電流60 mA@3.3 V、3 mA@-5 V。總體來說，該超寬帶放大衰減多功能芯片射頻性能優(yōu)良，集成度高，功耗低，可廣泛應用于多種通信電子系統(tǒng)中。

參考文獻：

[1] JARIHANI A E，KOCER F. A phase coherent 7-bit digital step attenuator on 0.18μm SOI [C]//12th European Microwave Integrated Circuits Conference （Eu MIC）.Nuremberg：IEEE，2017，167-170.

[2] BENTINI A，FERRARI M，LONGHI P E，et al. A 6～18GHz GaAs multifunctional chip for transmit/receive modules [C]//Proceedings of the 11th European Radar Conference.European Microwave Association：Rome，2014：605-608.

[3] 劉石生，彭龍新.一種高精度寬帶幅相控制多功能MMIC [J].固體電子學研究與進展，2015，35（6）：518-525.

[4] NYUYEN D P，PHAM B L，PHAM T，et al.A 14～31 GHz 1.25 dB NF enhancement mode GaAs pHEMT low noise amplifier [C]//2017 IEEE MTT-S International Microwave Symposium （IMS）.Honololu：IEEE，2017：1961-1964.

[6]郝夢圓.DC-18GHz超寬帶低噪聲放大器的研究 [D].南京：南京理工大學，2017.

[7] 劉琳，陳堂勝，戴永勝，等.一種X波段GaAsMMIC五位數字衰減器 [J].固體電子學研究與進展，2000，20（4）：452-452.

[8] SIM S，JEON L，KIM J G. A compact X-band bi-directional phased-array T/R chipset in 0.13 μm CMOS technology [J].IEEE Trans. Microw. Theory Techn，2013，61（1）：562-569.

作者簡介：劉瑩（1986.05—），女，漢族，四川夾江人，高級工程師，碩士研究生，研究方向：射頻微波毫米波芯片設計。

收稿日期：2022-09-04