楊春玲,王金陽,溫星曦,齊 超
(1.哈爾濱工業(yè)大學(xué)電氣工程及自動化學(xué)院,黑龍江哈爾濱 150001;2.北京東方計量測試研究所,北京 100089)
隨著電子技術(shù)水平和制造水平的不斷提高,為了滿足科學(xué)研究以及生產(chǎn)的實際需求,數(shù)字萬用表的性能不斷提高,功能也日益完善[1]?,F(xiàn)在工業(yè)為保證生產(chǎn)的安全性及研究的準(zhǔn)確性,對測量的要求越來越高,因此需要進一步提高數(shù)字萬用表的測量精度[2]。
目前,國際上的臺式數(shù)字萬用表精度可以達到八位半,并且可以實現(xiàn)多種測量功能和計算功能[3],如美國的Agilent 3458A、Fluke 8508A和日本的Adva ntest R6581,這些產(chǎn)品的精度高,穩(wěn)定性強。作為萬用表重要功能之一的交流電壓測量,通常將交流信號轉(zhuǎn)換成直流信號,通過對直流量的測量從而得出交流電壓有效值,轉(zhuǎn)換方法有很多,如熱電轉(zhuǎn)換法、平均值法、數(shù)字采樣法、真有效值法等[4]。美國國家標(biāo)準(zhǔn)學(xué)會(NIS)電氣計量學(xué)系提出了一種利用熱變換器處理交流電壓的方法,通過交流分壓器將被測信號調(diào)理為1 V交流電壓,熱電偶由于存在塞貝克效應(yīng)在電壓變化時會產(chǎn)生溫升,通過測量溫升測量調(diào)理后的交流電壓[5-7]。Agilent 3458A使用數(shù)字采樣的方法,采用專用的“多斜積分”式 A/D 轉(zhuǎn)換器,利用電荷平衡原理將參考信號中的電荷用來中和輸入信號中的電荷[8],從而保證低速測量的高精度要求。
基于目前國際上數(shù)字萬用表研究現(xiàn)狀,本文針對交流電壓測量精度和穩(wěn)定性進行研究,設(shè)計并研究了交流數(shù)字采樣系統(tǒng),達到有效值在0.3~3.3 V的范圍,頻率在45~10 kHz范圍內(nèi)最高不確定度40 ppm的指標(biāo)(1 ppm=10-6)。
交流電壓有效值是表示交流信號電壓指標(biāo)的參量。本文基于數(shù)字采樣的方法進行交流電壓有效值測量,在現(xiàn)有高精度A/D轉(zhuǎn)換器的基礎(chǔ)上,通過改進采樣方式,提高有效值計算精度以及抑制測量誤差來實現(xiàn)高精度的交流電壓有效值測量。交流電壓有效值測量方案結(jié)構(gòu)圖如圖1所示,方案主要分為5個模塊,包括信號調(diào)理電路、A/D轉(zhuǎn)換器、測頻電路、FPGA模塊和STM32微控制器模塊。
圖1 高精度交流電壓有效值測量方案
輸入待測交流信號首先進入信號調(diào)理電路,STM32通過對輸入信號不同的幅值來進行信號調(diào)理電路中通道選擇,對電壓有效值較低的輸入信號進行放大,對電壓有效值較高的輸入信號進行衰減,使得交流信號的動態(tài)范圍變小。經(jīng)過信號調(diào)理電路調(diào)理后的交流信號通過測頻電路轉(zhuǎn)換成方波信號,此測頻電路即為過零檢測電路,之后由FPGA進行測頻操作,FPGA分別對轉(zhuǎn)換后的方波信號和標(biāo)準(zhǔn)時鐘信號進行計數(shù),將2個計數(shù)值通過FSMC通信發(fā)送給STM32微控制器模塊,STM32根據(jù)接收的計數(shù)值計算輸入信號的頻率,根據(jù)不同的頻率值會設(shè)定不同的A/D轉(zhuǎn)換器的采樣率,并通過FSMC通信將采樣率發(fā)送給FPGA,再由FPGA向A/D轉(zhuǎn)換器發(fā)送采樣時序信號。
獲得采樣時序的A/D轉(zhuǎn)換器對經(jīng)信號調(diào)理電路之后的輸入信號進行數(shù)字采樣,在轉(zhuǎn)換完成后,將采樣的數(shù)字信號返回給FPGA,再經(jīng)FPGA將采樣的數(shù)據(jù)發(fā)送給STM32,由單片機完成交流電壓有效值的計算,并將有效值計算結(jié)果發(fā)送給PC機。
方案中的信號調(diào)理電路與測頻電路的硬件電路圖如圖2所示。
圖2 硬件電路圖
目前設(shè)計信號調(diào)理電路的作用分為2部分:衰減和平坦度補償,衰減采用阻容分壓的方式,通過不同的衰減比例選擇不同的電阻與電容參數(shù)。由于阻容分壓可能會存在頻率特性平坦度不足的情況,因此選用D/A轉(zhuǎn)換器形成虛擬微調(diào)元器件,調(diào)整電路的平坦度,這里的DAC為乘法型DA,其參考電壓VREF可以用來作為輸入,通過改變DA的數(shù)字輸入量對信號進行有效值調(diào)整輸出,本文選用的DAC為AD5452。此外,硬件電路還包括測頻電路,測頻電路的主要作用是對信號調(diào)理電路輸出的交流電壓進行過零檢測,將交流電壓轉(zhuǎn)換成方波信號提供給FPGA進行測頻,本文選用LM393作為比較器。
交流電壓的有效值計算公式為
(1)
將式(1)離散化,用1個周期內(nèi)的有限個采樣電壓的數(shù)字量來代替1個周期內(nèi)連續(xù)變化的電壓函數(shù)量,如圖3所示。
圖3 交流電壓函數(shù)的離散化
則電壓的有效值可表示為
(2)
式中:N為交流電壓信號1個周期內(nèi)的采樣個數(shù);ΔTm為數(shù)字采樣的采樣時間間隔;um為第m+1個時間間隔內(nèi)采樣的電壓瞬時值。
若令采樣時間間隔相等,則交流電壓有效值計算公式可以改寫為
(3)
式(3)是根據(jù)1個周期內(nèi)各采樣點的瞬時值與周期采樣的個數(shù)計算電壓有效值的公式。
數(shù)字采樣的精度與采樣率的大小有直接關(guān)聯(lián),只有不斷提高數(shù)據(jù)采集的采樣率,才可以最大可能提高交流測量精度。順序等效采樣需要根據(jù)輸入信號的頻率設(shè)定采樣頻率,且采樣頻率還會根據(jù)輸入信號頻率發(fā)生改變,即對于重復(fù)性周期信號,每個周期采樣頻率一致,下一個采樣周期采樣點會在上一采樣周期采樣點基礎(chǔ)上順延一段時間,從而在連續(xù)采樣多個點后還原輸入信號的波形,即要求采樣頻率與信號頻率同步。順序等效采樣的采樣示意圖如圖4所示。
圖4 順序等效采樣示意圖
假設(shè)采樣頻率是輸入信號頻率的5倍,1個輸入信號周期可以采樣5個點,想要利用順序等效采樣的方法在每個信號周期采樣20個點。首先,定時電路等待1個正的過零點,然后以最快的采樣率進行5次采樣,即為第1輪采樣。在隨后的第2個周期內(nèi),時基延遲的時間等于ADC最小采樣間隔時間的1/4,并且再次讀取5個讀數(shù),這顯示為第2輪采樣。此過程一直持續(xù)到第4遍,此時輸入波形應(yīng)為等周期,從而使ADC獲取數(shù)據(jù)的速度等效為實際速度的4倍。
交流電壓有效值測量技術(shù)通常采用不確定度來衡量。不確定度的含義是指由于測量誤差的存在,對被測量值的不能肯定的程度,是測量結(jié)果質(zhì)量的指標(biāo)。不確定度又分為A類不確定度和B類不確定度。
A類不確定度評定的依據(jù)是頻率分布,采用統(tǒng)計分析的方法評定,通常用試驗標(biāo)準(zhǔn)差表示。B類不確定度的依據(jù)是先驗分布,信息的來源一般是對于儀器特性的了解,此時不確定度定義為具有90%、95%、99%包含概率的一個區(qū)間。一般情況下,對于交流電壓有效值測量技術(shù)不確定的評定,選取A類與B類合成評定的方法。
測量誤差分為系統(tǒng)誤差與隨機誤差2部分,隨機誤差是指測量結(jié)果減相同條件對同一變量無限多次測量結(jié)果的平均值,而系統(tǒng)誤差為重復(fù)性條件下對被測量的無限多次測量結(jié)果的算術(shù)平均值減被測量真值。對于本文而言,整個系統(tǒng)內(nèi)每一部分誤差的大小和方向未能明確掌握,而我們需要估計出其不致超過某一極限范圍的系統(tǒng)誤差。對于未定系統(tǒng),將其誤差按照標(biāo)準(zhǔn)差合成,有以下公式:
(4)
式中:ui為s個未定系統(tǒng)的誤差;σi為q個隨機誤差。
由于隨機誤差是以算術(shù)平均值為中心呈對稱正態(tài)分布,而系統(tǒng)誤差來源于影響量,只能通過校準(zhǔn)修正來減小其影響。通過多次測量,可以將隨機誤差顯著減小,因此系統(tǒng)最后不確定度是由系統(tǒng)誤差產(chǎn)生的,而系統(tǒng)誤差可以通過修正的方法解決,因此只需研究未定系統(tǒng)誤差的分配問題。如果每個模塊dxi的誤差分量之間互不相關(guān),則系統(tǒng)的總誤差為
(5)
根據(jù)主要項分配原則與等作用分配原則,可以認為各部分對函數(shù)誤差的影響相等,可以推出:
(6)
本文由信號調(diào)理電路、A/D轉(zhuǎn)換器以及采樣時基觸發(fā)網(wǎng)絡(luò)和數(shù)字采樣算法4部分產(chǎn)生系統(tǒng)誤差,因此,n=4,取置信度為99%時的包含因子k=3,并根據(jù)指標(biāo)要求不確定度最好為0.03%,可以計算得到此時每一部分系統(tǒng)誤差為
(7)
3.2.1 積分算法誤差分析
一般情況,數(shù)值積分的方法有Newton-Cotes公式、梯形公式、辛普森公式、拉格朗日插值等算法,一般情況下,對于普通正弦信號,采用梯形方法求數(shù)值積分,公式如下:
(8)
其中f(x)為區(qū)間(x0,x1)內(nèi)的二階可微分函數(shù),根據(jù)求數(shù)值積分梯形公式的誤差及積分中值定理可以求得誤差,存在η∈[x0,x1],使得:
(9)
根據(jù)誤差公式對式(3)進行誤差估計,設(shè)輸入信號為f(x)=[Asin(x)]2,可以求得U2的誤差α為
(10)
電壓有效值在整周期內(nèi)的絕對誤差為
(11)
3.2.2 基于順序等效采樣的積分算法誤差抑制策略
考慮系統(tǒng)對積分算法誤差的要求,根據(jù)式(10)可以得出數(shù)字采樣系統(tǒng)在每個周期的采樣數(shù)據(jù)需大于363,考慮到FPGA的時鐘以及不同頻率量程對于誤差大小的要求不一致,本文采用100 M的等效采樣率,這樣對于高達200 kHz的輸入交流信號可以滿足積分誤差允許范圍。
結(jié)合之前順序等效采樣的原理分析,根據(jù)輸入信號的頻率設(shè)定采樣頻率,每隔1個或幾個信號周期,采樣點順延一段時間,從而在連續(xù)采樣多個點后還原出輸入信號的波形,本文對于這種抑制策略進行仿真分析,對于100 kHz輸入交流信號,每個周期采樣1 000個點合成正弦波,最后計算得到的有效值相對誤差為2.897 5 ppm,滿足指標(biāo)要求。
3.3.1 采樣時基抖動誤差分析
數(shù)字采樣過程中,采樣時刻的準(zhǔn)確性會對整個采集系統(tǒng)的精度產(chǎn)生影響。假設(shè)等效采樣是從基準(zhǔn)點以ΔT為時間單位進行延時采樣的,假設(shè)實際采樣點與理想采樣點之間的誤差為±Δt,則采樣點時刻為nΔT±Δt,±Δt是期望為0的平穩(wěn)隨機變量,在對采樣的數(shù)據(jù)進行波形重建時,會將nΔT±Δt點的采樣數(shù)據(jù)作為nΔT時刻的采樣點加以還原,這就在等效采樣過程中引入了孔徑誤差。圖5為孔徑誤差對采樣數(shù)據(jù)的影響。
圖5 孔徑誤差對采樣數(shù)據(jù)的影響
當(dāng)A/D轉(zhuǎn)換器滿量程輸入電壓為VFS,輸入交流信號頻率最高為f時,孔徑時間Th內(nèi)最大幅度變化值為
ΔV=VFSsin(VFSTh2πf)
(12)
實際抖動誤差可以計算為
(13)
3.3.2 基于過零檢測的采樣時基抖動誤差抑制策略
在等效采樣過程中,需要準(zhǔn)確知道過零點的時刻,這樣才能準(zhǔn)確確定采樣點時刻,以完成高精度的等效采樣,但是由于FPGA時鐘的限制,并不能準(zhǔn)確得知過零點時刻,誤差示意如圖6所示。
圖6 過零檢測誤差示意圖
由圖6可以看出,過零檢測電路會使實際過零點與檢測過零點有一定誤差,這與檢測時鐘頻率有一定關(guān)系,本文選用100 MHz的時鐘,這也導(dǎo)致實際過零點與檢測過零點之間最大誤差可以達到10 ns。根據(jù)之前所述等效采樣的方法會導(dǎo)致在過后的采樣點中都會存在這樣誤差,導(dǎo)致采樣時刻不確定。式(14)是1個采樣時基抖動產(chǎn)生的相對誤差。
(14)
式中n為時基抖動誤差的個數(shù)。
按照上述分析,N最小值為363,則可得到n的最大值為182,本文選取n為100。
第1種采樣方式如圖7所示。已知輸入信號周期之后,找一個合適的采樣周期,這個采樣周期只比信號周期的倍數(shù)多10 ns,這樣多個采樣周期采集到的信號就會每次錯開10 ns相位。例如,信號是1 MHz頻率的,周期1 μs,假設(shè)ADC最小采樣周期是1 μs,取1 μs+10 ns作為采樣周期,這樣每次采樣后把這些采樣點拼出來,就是等效100 MHz采樣的信號樣都相當(dāng)于在第一次采樣的基礎(chǔ)上錯開10 ns的相位得到的采樣。
圖7 第一種等效采樣示意圖
這種采樣方法對于ADC的直接采樣率有較低的要求,但是會導(dǎo)致每個采樣點都引入時基抖動誤差,即每個等效采樣周期如果有1 000個采樣點,便會引入1 000次時基抖動誤差,這不符合采樣時基抖動誤差抑制策略。
第2種采樣方式如圖8所示,根據(jù)過零檢測電路與消抖電路可以得到輸入正弦信號對應(yīng)的方波信號,對此方波信號進行二分頻后,在二分頻信號的高電平時段進行數(shù)據(jù)采樣,每個采樣周期的初次采樣信號選定在過零點后的10 ns、20 ns、30 ns…,并且在每個采樣周期內(nèi)都按照1 MSPS的采樣率進行直接采樣,按照這樣的采樣方法,完成100個采樣周期便可實現(xiàn)100 M/sps的等效采樣頻率。
圖8 第2種等效采樣示意圖
從分析可以看出,每個周期的采樣只有第一個采樣點存在采樣時基抖動,之后的采樣點都是在該采樣點基礎(chǔ)上準(zhǔn)確延時1 μs,不會額外引出時基抖動誤差。因此對于最高100 M的等效采樣率,也只需要100個周期的采樣數(shù)據(jù)結(jié)合,這樣只引入了100次采樣時基抖動誤差,符合設(shè)定的n=100的指標(biāo)要求。
對于數(shù)字采樣時基抖動誤差的抑制策略進行了仿真分析,對于10 kHz輸入交流信號,按照100 MHz的等效采樣率分別按照2種等效采樣方式進行仿真,分析加入與不加時基抖動誤差對于兩種采樣方式的有效值計算是否有影響,其中誤差結(jié)果如圖9所示。
(a)第1種采樣方式未加抖動誤差
圖9(a)、圖9(b)表示不考慮抖動誤差與A/D轉(zhuǎn)換器誤差情況下,2種采樣方式的有效值計算誤差,圖9(c)、圖9(d)表示考慮抖動誤差(不考慮A/D轉(zhuǎn)換器誤差)時2種采樣方式的有效值計算誤差??梢钥闯龅?種采樣方式顯著減小了采樣時基抖動造成的有效值測量誤差,誤差可以減小至10-15量級,而對于第一種采樣方式,僅可以達到200 ppm量級,因此可以得到第二種等效采樣方式是有效的時基抖動誤差抑制策略。
構(gòu)建的自動測試系統(tǒng)如圖10所示,包括上位機、研制的交流電壓有效值測量系統(tǒng)以及交流電壓標(biāo)準(zhǔn)源/校準(zhǔn)器。
圖10 自動測試系統(tǒng)
使用LabWindows/CVI編寫上位機程序,上位機可以給交流電壓標(biāo)準(zhǔn)源/校準(zhǔn)器發(fā)送設(shè)置指令,從而輸出交流電壓信號,同時,上位機通過串口通訊將指令發(fā)送給交流電壓有效值測量系統(tǒng),系統(tǒng)中單片機對該指令進行解析,將解析后的命令發(fā)送給FPGA,FPGA向A/D轉(zhuǎn)換器發(fā)送采樣時序,采樣數(shù)據(jù)由FPGA發(fā)送至單片機,再由單片機通過串口通訊返回到上位機,上位機可以對串口返回的數(shù)據(jù)進行參數(shù)設(shè)置,設(shè)置返回數(shù)值個數(shù)與返回數(shù)值時間間隔,將返回的交流有效值存入Excel表格中。
選用FLUKE5500A作為自動測試系統(tǒng)的交流電壓校準(zhǔn)器,其90 d最低不確定度在0.33~3.299 99 V的量程、頻率在45~10 kHz下可以達到0.02%±60 μV。實驗室環(huán)境溫度變化在2 ℃以內(nèi),在交流電壓校準(zhǔn)器和數(shù)字采樣系統(tǒng)預(yù)熱0.5 h后開始采樣,采樣間隔為3 s,每次測試共采集800個點,重復(fù)多次測試。
設(shè)定輸入信號頻率為10 kHz,有效值為1 V,測試結(jié)果如圖11所示。
圖11 輸入信號10 kHz,1 V下系統(tǒng)測試結(jié)果
由圖11可以看出,測試結(jié)果的電壓值的極差在40 μV左右,按照99%的置信區(qū)間對不確定度進行計算,取包含因子k=3,有如下公式:
(15)
計算得到的測量不確定度為27 ppm。表1給出了在輸入信號頻率保持10 kHz,改變不同的輸入有效值所得的測試結(jié)果。
表1 交流數(shù)字采樣系統(tǒng)10 kHz測試結(jié)果
調(diào)節(jié)輸入信號頻率為20 kHz,有效值為3 V,測試結(jié)果如圖12所示。
圖12 輸入信號20 kHz、3 V下系統(tǒng)測試結(jié)果
由圖12可以看出,測試結(jié)果的電壓值的極差在250 μV左右,計算得到的測量不確定度為34 ppm。表2給出了在輸入信號有效值保持3 V,改變不同的輸入信號頻率所得的測試結(jié)果。
表2 交流數(shù)字采樣系統(tǒng)3 V測試結(jié)果
本文基于數(shù)字采樣方式研究了交流電壓有效值測量技術(shù)。針對有效值測量的高精度要求,對系統(tǒng)進行誤差分析,探究誤差來源,提出抑制策略。對于有效值計算中的積分算法誤差,通過改變數(shù)字采樣方式,以順序等效采樣為核心進行誤差抑制;對于采樣時基抖動引起的誤差,引入過零檢測與消抖電路,提高了測量的準(zhǔn)確性。進行軟件設(shè)計,搭建自動測試系統(tǒng),實現(xiàn)直觀簡便的人機互動和與測量系統(tǒng)的數(shù)據(jù)傳輸。對交流數(shù)字采樣系統(tǒng)進行總體測試驗證,通過測量結(jié)果可以看出,系統(tǒng)在有效值測量范圍為0.3~3.3 V,頻率測量范圍在45 Hz~10 kHz,最高不確定度在40 ppm以內(nèi),系統(tǒng)工作穩(wěn)定可靠,符合設(shè)計指標(biāo),可以滿足高精度交流電壓有效值測量的需求。