曾 浩*，韓 術(shù)，何 偉

（重慶大學(xué)電工電子基礎(chǔ)實(shí)驗(yàn)教學(xué)示范中心 重慶 400044）

對(duì)于電子信息類本科人才培養(yǎng)，“數(shù)字電子技術(shù)”課程的基本要求是通過(guò)對(duì)常用電子器件、數(shù)字電路及其系統(tǒng)的分析和設(shè)計(jì)的學(xué)習(xí)，使學(xué)生獲得數(shù)字電子技術(shù)方面的基本知識(shí)、基本理論和基本技能，為深入學(xué)習(xí)數(shù)字電子技術(shù)及其在專業(yè)中的應(yīng)用打好基礎(chǔ)[1]。“數(shù)字電子技術(shù)”課程實(shí)驗(yàn)環(huán)節(jié)，一直是實(shí)現(xiàn)課程目標(biāo)的重要教學(xué)手段。然而，傳統(tǒng)的實(shí)驗(yàn)通常采用實(shí)驗(yàn)箱完成，這樣的教學(xué)手段存在明顯不足，不符合現(xiàn)代工程教育理念[2-4]。目前工程上采用FPGA作為數(shù)字電路實(shí)現(xiàn)的主要手段[5]，所以，選擇FPGA 平臺(tái)作為實(shí)驗(yàn)操作的硬件載體，開(kāi)發(fā)與課程教學(xué)目標(biāo)相符合的相關(guān)實(shí)驗(yàn)，是目前“數(shù)字電子技術(shù)”課程實(shí)驗(yàn)需要解決的問(wèn)題。

1 實(shí)驗(yàn)硬件平臺(tái)開(kāi)發(fā)

隨著FPGA 芯片技術(shù)的發(fā)展，中小規(guī)模的FPGA 平臺(tái)成本并不高，基本可以控制在1000 元以下，對(duì)于數(shù)字電子技術(shù)實(shí)驗(yàn)室建設(shè)來(lái)說(shuō)，并不困難。一個(gè)基本的數(shù)字電子技術(shù)硬件平臺(tái)，核心模塊包括FPGA 芯片、AD/DA 信號(hào)采集和輸出、存儲(chǔ)器、時(shí)鐘源、電源，也包括諸如顯示、按鍵、總線擴(kuò)展接口等輔助功能的模塊，它們的整體結(jié)構(gòu)和連接關(guān)系如圖1 所示。遺憾的是，為了增強(qiáng)通用性，市場(chǎng)提供的這些FPGA 開(kāi)發(fā)板往往并不包括AD/DA 部分，因而，硬件平臺(tái)自制擴(kuò)展AD/DA 通常是實(shí)驗(yàn)室需要自行研制的工作。

圖1 硬件平臺(tái)總體框圖

擴(kuò)展板的AD/DA 相關(guān)參數(shù)可以根據(jù)實(shí)驗(yàn)內(nèi)容選擇。在數(shù)字電子技術(shù)實(shí)驗(yàn)課程中，AD/DA相關(guān)內(nèi)容的實(shí)驗(yàn)教學(xué)目的往往是學(xué)習(xí)AD/DA 的基本使用方法，而不是追求高的性能[6]。課程組自行研制的AD/DA 擴(kuò)展板選擇ADI 公司9280 和9708，它們都是并行接口，使用簡(jiǎn)單。ADC 的分辨率為8 位，最高采樣率達(dá)到32MSPS；DAC與之對(duì)應(yīng)，分辨率也為8 位，最高轉(zhuǎn)換率為125MSPS。為了簡(jiǎn)化模擬電路設(shè)計(jì)，ADC 之前的模擬電路沒(méi)有設(shè)置抗混疊濾波，但為了消除DAC 輸出各次諧波，DAC 輸出采用了RC 類型的無(wú)源低通濾波器，其通帶截止頻率為10MHz。

2 實(shí)驗(yàn)內(nèi)容設(shè)置

2.1 概述

“數(shù)字電子技術(shù)”的實(shí)驗(yàn)課程內(nèi)容，應(yīng)該與課程理論教學(xué)密切結(jié)合，根據(jù)培養(yǎng)方案設(shè)計(jì)，總共可以是16 或者32 學(xué)時(shí)。一方面，要通過(guò)實(shí)驗(yàn)教學(xué)，使得學(xué)生掌握FPGA 使用的基本技能，另一方面也要求學(xué)生理解理論教學(xué)中教授的各種基本數(shù)字電路的應(yīng)用和設(shè)計(jì)方法。對(duì)于電子信息類本科學(xué)生，“數(shù)字電子技術(shù)”課程主要內(nèi)容包括了組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、存儲(chǔ)器、可編程邏輯器件、脈沖整形電路、ADC 和DAC。顯然，除了可編程邏輯器件，其他部分都可以作為一個(gè)獨(dú)立單元，設(shè)置相應(yīng)的實(shí)驗(yàn)內(nèi)容。實(shí)驗(yàn)內(nèi)容與理論知識(shí)對(duì)應(yīng)關(guān)系如表1 所示。該實(shí)驗(yàn)內(nèi)容設(shè)置，一方面涵蓋了理論教學(xué)的主要內(nèi)容，另一方面，通過(guò)實(shí)驗(yàn)內(nèi)容的精心設(shè)計(jì)，各個(gè)實(shí)驗(yàn)間具有繼承性，后續(xù)實(shí)驗(yàn)往往需要使用前期實(shí)驗(yàn)掌握的技能。

表1 實(shí)驗(yàn)內(nèi)容與理論知識(shí)對(duì)應(yīng)關(guān)系

2.2 EDA 軟硬件開(kāi)發(fā)環(huán)境

為了使學(xué)生能夠應(yīng)用圖1 所示硬件平臺(tái)，首先要對(duì)平臺(tái)基本結(jié)構(gòu)進(jìn)行介紹。由于平臺(tái)中的電源輸入、下載線接口、時(shí)鐘與FPGA 關(guān)系這些基本接口是建立正常硬件開(kāi)發(fā)環(huán)境必需的內(nèi)容，所以在第一次實(shí)驗(yàn)中應(yīng)該進(jìn)行介紹，使得學(xué)生能夠正確搭建硬件平臺(tái)。ADC 和DAC 雖然也是重要的硬件組成部分，但由于第一次實(shí)驗(yàn)時(shí)，理論教學(xué)內(nèi)容尚未對(duì)其進(jìn)行講述，此時(shí)可以不進(jìn)行介紹。

此次實(shí)驗(yàn)的重點(diǎn)內(nèi)容還是EDA 軟件開(kāi)發(fā)環(huán)境的建立和基本使用方法學(xué)習(xí)。不同的FPGA 廠家有著各自不同的EDA 開(kāi)發(fā)軟件，其中Quartus 和Vivado 是兩款主要的產(chǎn)品，具體使用哪一個(gè)取決于硬件平臺(tái)采用何種FPGA。雖然不同的開(kāi)發(fā)軟件細(xì)節(jié)不同，但整體使用方法是完全相同的。

軟件開(kāi)發(fā)環(huán)境的使用包括很多必要的步驟?？梢酝ㄟ^(guò)一個(gè)最為簡(jiǎn)單的邏輯運(yùn)算實(shí)現(xiàn)的例程，使學(xué)生經(jīng)歷從建立工程到通過(guò)下載線下載程序的完整過(guò)程。在教學(xué)過(guò)程中，建立工程和源文件、完成編譯是教學(xué)重點(diǎn)，但難點(diǎn)卻是實(shí)現(xiàn)邏輯仿真、下載線硬件配置的方法。另外，管腳約束和邏輯分析儀的使用由于其復(fù)雜性，可以在后續(xù)實(shí)驗(yàn)中學(xué)習(xí)。

2.3 組合邏輯電路設(shè)計(jì)

組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)的目的，一方面是理解常用組合邏輯電路功能，比如邏輯門(mén)、譯碼器、數(shù)據(jù)選擇器等，另一方面則是進(jìn)一步熟悉FPGA 的軟件開(kāi)發(fā)環(huán)境。

在這個(gè)實(shí)驗(yàn)中，設(shè)計(jì)一個(gè)兩輸入多輸出的邏輯電路，輸入為兩個(gè)播鍵開(kāi)關(guān)，輸出接一個(gè)7 段數(shù)碼管。電路設(shè)計(jì)要實(shí)現(xiàn)的功能就是根據(jù)播鍵開(kāi)關(guān)輸入4 種狀態(tài)，分別在數(shù)碼管上顯示4 個(gè)不同的數(shù)字。電路設(shè)計(jì)中的一個(gè)難點(diǎn)就是顯示譯碼電路設(shè)計(jì)需要考慮硬件平臺(tái)顯示電路設(shè)計(jì)，即顯示譯碼電路是在FPGA 內(nèi)部還是在FPGA 外部。同時(shí)，由于顯示分為靜態(tài)和動(dòng)態(tài)兩種，顯示的數(shù)字采用2 個(gè)數(shù)碼管更為合適。

學(xué)生通過(guò)該實(shí)驗(yàn)，一方面可以掌握顯示電路的設(shè)計(jì)方法，另一方面也可以掌握FPGA 管腳分配方法，也就是管腳配置文件或者叫物理約束文件建立方法。還有，考慮大多數(shù)高校在培養(yǎng)方案設(shè)置中把數(shù)字電子技術(shù)和EDA 技術(shù)作為兩個(gè)課程，F(xiàn)PGA的硬件編程語(yǔ)言通常是在EDA課程中學(xué)習(xí)而不是數(shù)字電子技術(shù)課程，所以，學(xué)生實(shí)驗(yàn)中源文件采用原理圖文件格式更為合適。

2.4 D 觸發(fā)器應(yīng)用設(shè)計(jì)

觸發(fā)器是設(shè)計(jì)時(shí)序邏輯電路的基本器件，通過(guò)實(shí)驗(yàn)理解觸發(fā)器的邏輯功能是一個(gè)必要的教學(xué)內(nèi)容。觸發(fā)器功能相對(duì)簡(jiǎn)單，但通過(guò)巧妙設(shè)計(jì)，也可以實(shí)現(xiàn)一些實(shí)用的邏輯功能。實(shí)驗(yàn)可以選擇一個(gè)D 觸發(fā)器，實(shí)現(xiàn)對(duì)輸入時(shí)鐘信號(hào)的二分頻。

電路輸入是一個(gè)固定頻率的方波時(shí)鐘，輸出為兩個(gè)管腳，一個(gè)是輸入時(shí)鐘經(jīng)過(guò)非門(mén)的輸出，另一個(gè)則是輸入時(shí)鐘經(jīng)過(guò)D 觸發(fā)器分頻后的輸出。為了增加可觀測(cè)性，通過(guò)雙通道示波器對(duì)輸出的兩個(gè)信號(hào)同時(shí)進(jìn)行觀察，驗(yàn)證是否實(shí)現(xiàn)了二分頻作用。為了增加趣味性，在完成基本功能后，可以對(duì)D觸發(fā)器支路進(jìn)行各種調(diào)整，比如采用兩個(gè)D觸發(fā)器串聯(lián)，實(shí)現(xiàn)對(duì)輸入時(shí)鐘的四分頻；通過(guò)連接D 觸發(fā)器輸出，觀察輸出時(shí)鐘的極性。

2.5 基于計(jì)數(shù)器的分頻電路

時(shí)序邏輯電路可以實(shí)現(xiàn)很多功能，其中計(jì)數(shù)器是典型的時(shí)序邏輯電路。實(shí)驗(yàn)采用集成計(jì)數(shù)器74160 或者74161來(lái)實(shí)現(xiàn)分頻功能。通過(guò)置位法、復(fù)位法均可以實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)，學(xué)生可以在實(shí)驗(yàn)中對(duì)不同的計(jì)數(shù)方法進(jìn)行驗(yàn)證。由于具有了2.3 和2.4 所述實(shí)驗(yàn)的基礎(chǔ)，學(xué)生可以把計(jì)數(shù)器計(jì)數(shù)值通過(guò)數(shù)碼管進(jìn)行顯示，也可以通過(guò)示波器直接對(duì)電路分頻輸出信號(hào)進(jìn)行觀察。

驗(yàn)證設(shè)計(jì)電路功能的另一個(gè)方法就是使用邏輯分析儀。通過(guò)計(jì)數(shù)器實(shí)驗(yàn)，要求學(xué)生掌握對(duì)數(shù)據(jù)的在線觀測(cè)方法，即邏輯分析儀的使用方法，是本次實(shí)驗(yàn)的另一個(gè)重要目的。教學(xué)過(guò)程中，教師首先要對(duì)邏輯分析儀的原理進(jìn)行說(shuō)明，特別強(qiáng)調(diào)參考時(shí)鐘的作用。學(xué)生在掌握邏輯分析儀原理的基礎(chǔ)上，就能夠理解邏輯分析儀使用過(guò)程中各個(gè)參數(shù)設(shè)置的含義，從而靈活應(yīng)用。

2.6 按鍵去抖動(dòng)電路

根據(jù)數(shù)字電子技術(shù)課程教學(xué)大綱，脈沖單元電路是獨(dú)立的一章，涉及施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、555 電路。但這些器件在實(shí)現(xiàn)原理上，需要依靠外圍阻容器件，所以并不能完全靠FPGA 實(shí)現(xiàn)，無(wú)法在本實(shí)驗(yàn)硬件平臺(tái)上完成。事實(shí)上，脈沖單元電路最為重要的作用是對(duì)數(shù)字信號(hào)的整形，因而，設(shè)計(jì)一個(gè)按鍵去抖動(dòng)電路，可以幫助學(xué)生理解脈沖整形的實(shí)際工程意義。

按鍵去抖動(dòng)電路有不同的實(shí)現(xiàn)方法，采用單穩(wěn)態(tài)觸發(fā)器較為簡(jiǎn)單，也可以采用D 觸發(fā)器等其他基本觸發(fā)器。

在觀測(cè)去抖動(dòng)效果時(shí)分兩個(gè)步驟：第一步，把一個(gè)機(jī)械按鍵作為電路輸入，按鍵輸入信號(hào)連接一個(gè)計(jì)數(shù)器的時(shí)鐘，計(jì)數(shù)器的計(jì)數(shù)值作為輸出，用FPGA 片外數(shù)碼管顯示，顯然，數(shù)碼管顯示的數(shù)字就是按鍵產(chǎn)生脈沖的數(shù)量。第二步，在按鍵輸入和計(jì)數(shù)器之間接入去抖動(dòng)電路。通過(guò)兩個(gè)步驟下數(shù)碼管計(jì)數(shù)值的變化，可以讓學(xué)生清楚觀測(cè)到去抖動(dòng)電路的效果。

2.7 正弦查找表的建立和應(yīng)用

雖然在理論課程大綱中存儲(chǔ)器所占學(xué)時(shí)遠(yuǎn)不及組合邏輯和時(shí)序邏輯電路的內(nèi)容，但存儲(chǔ)器卻是數(shù)字電子設(shè)備中非常重要的組成部分，所以，針對(duì)存儲(chǔ)器的實(shí)驗(yàn)環(huán)節(jié)必不可少。FPGA 具有建立片內(nèi)存儲(chǔ)器的功能，既支持ROM也支持RAM。實(shí)驗(yàn)內(nèi)容是建立一個(gè)基于ROM 的正弦查找表，然后通過(guò)時(shí)序邏輯電路讀取該查找表，并用邏輯分析儀工具進(jìn)行觀察。

實(shí)驗(yàn)首先要求學(xué)生采用MATLAB 等輔助工具，建立具有一定bit 寬度的定點(diǎn)正弦數(shù)據(jù)，該數(shù)據(jù)為一個(gè)完整的正弦周期，數(shù)據(jù)長(zhǎng)度決定于采樣率和正弦頻率。然后把該正弦數(shù)據(jù)按照FPGA 數(shù)據(jù)文件格式要求，生成一個(gè)可以加載進(jìn)ROM 的數(shù)據(jù)文件。接著就是建立工程和源文件，源文件中包括了ROM 正弦查找表，也包括了根據(jù)時(shí)鐘CLK循環(huán)讀取正弦查找表的時(shí)序電路，用于產(chǎn)生地址數(shù)據(jù)。為了循環(huán)讀取ROM，采用一個(gè)計(jì)數(shù)器產(chǎn)生ROM 的地址數(shù)據(jù)。最后，為了觀察讀取數(shù)據(jù)是否正確，采用邏輯分析儀觀察，并以圖形方式顯示。顯然，讀取ROM 數(shù)據(jù)的時(shí)鐘頻率，會(huì)影響邏輯分析儀中顯示正弦波的頻率。

該實(shí)驗(yàn)內(nèi)容不僅僅讓學(xué)生掌握了存儲(chǔ)器的基本使用方法，對(duì)于計(jì)數(shù)器、邏輯分析儀、外部輸入時(shí)鐘等前期實(shí)驗(yàn)涉及的知識(shí)和技能也起到了進(jìn)一步鞏固的作用。

2.8 數(shù)據(jù)采集方法

在現(xiàn)代的信號(hào)處理中，把模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，往往是實(shí)現(xiàn)系統(tǒng)功能的首要步驟。而且隨著信號(hào)處理帶寬的增加，ADC工藝越來(lái)越復(fù)雜，使用方法也越來(lái)越復(fù)雜，涉及各種工作寄存器配置、高速數(shù)據(jù)接收、多ADC 間信號(hào)同步等復(fù)雜問(wèn)題。為此，讓學(xué)生掌握簡(jiǎn)單的ADC 使用方法，能夠?yàn)閷W(xué)生奠定良好基礎(chǔ)。

實(shí)驗(yàn)首先需要在基本硬件平臺(tái)上，加上前文提到的獨(dú)立設(shè)計(jì)的信號(hào)采集輸出子板。9280 型號(hào)的ADC 雖然不需要進(jìn)行復(fù)雜配置，但采樣時(shí)鐘控制、數(shù)據(jù)接收需要學(xué)生設(shè)計(jì)合理的邏輯電路來(lái)完成。實(shí)驗(yàn)除了基本軟件編程要求，輸入信號(hào)建議采用外部信號(hào)源而不是板上晶振，這一步驟有利于學(xué)生掌握信號(hào)源儀器使用方法。觀察數(shù)據(jù)則是通過(guò)邏輯分析儀，對(duì)ADC 輸出數(shù)據(jù)以圖形方式顯示，從而可以直觀確定ADC 采樣數(shù)據(jù)是否正確。作為提高要求，可以讓學(xué)生學(xué)習(xí)片內(nèi)PLL改變時(shí)鐘頻率的方法，從而控制采樣率。

2.9 波形發(fā)生器設(shè)計(jì)

在信號(hào)處理中，DAC 的使用和ADC 的使用往往是同時(shí)需要完成的工作。與ADC 實(shí)驗(yàn)相同，DAC 實(shí)驗(yàn)也需要前文所述的擴(kuò)展板。通過(guò)DAC 轉(zhuǎn)換時(shí)鐘和接口數(shù)據(jù)操作，設(shè)計(jì)一個(gè)信號(hào)發(fā)生器，輸出一定形式的模擬信號(hào)，使學(xué)生掌握DAC 的基本使用方法。

為了與前期實(shí)驗(yàn)相結(jié)合，DAC的數(shù)據(jù)來(lái)源可以有兩種選擇，一是采用基于ROM 的正弦查找表，二是采用ADC采樣獲得的數(shù)據(jù)。這樣的設(shè)計(jì)可以提升作為最后一次實(shí)驗(yàn)的綜合性。當(dāng)然，信號(hào)波形可以是正弦，也可以是其他任意波形。DAC 的轉(zhuǎn)換時(shí)鐘頻率可以通過(guò)計(jì)數(shù)器分頻功能降低，也可以通過(guò)PLL 倍頻功能提高。DAC 輸出可以通過(guò)示波器進(jìn)行觀察，并可以通過(guò)邏輯分析儀觀察波形進(jìn)行對(duì)比。

由于該實(shí)驗(yàn)涉及信號(hào)源、示波器這些儀器的使用，也涉及時(shí)鐘、ROM、計(jì)數(shù)器、邏輯分析儀等基本模塊的使用，能夠大大檢驗(yàn)學(xué)生綜合設(shè)計(jì)和調(diào)試數(shù)字電路的能力。

3 建設(shè)效果

重慶大學(xué)“數(shù)字電子技術(shù)”課程2020年在教育部“雙萬(wàn)計(jì)劃”中被評(píng)為首批國(guó)家級(jí)一流課程，其實(shí)驗(yàn)內(nèi)容建設(shè)由重慶大學(xué)國(guó)家級(jí)電工電子基礎(chǔ)實(shí)驗(yàn)教學(xué)示范中心完成，是一流課程建設(shè)的重要組成部分。采用前文介紹的實(shí)驗(yàn)平臺(tái)和實(shí)驗(yàn)內(nèi)容，已經(jīng)在電子信息類本科學(xué)生中開(kāi)展了連續(xù)3 屆學(xué)生的教學(xué)實(shí)踐檢驗(yàn)。從高年級(jí)學(xué)生發(fā)展情況可以看出，“數(shù)字電子技術(shù)”實(shí)驗(yàn)課程改革顯著提升了學(xué)生的實(shí)踐能力、創(chuàng)新意識(shí)，提升了學(xué)生對(duì)于專業(yè)的學(xué)習(xí)興趣。首先，通過(guò)實(shí)驗(yàn)，學(xué)生對(duì)數(shù)字電路的知識(shí)體系有了較為清晰的認(rèn)識(shí)，不僅掌握了組合邏輯和時(shí)序邏輯電路的設(shè)計(jì)方法，也認(rèn)識(shí)到了存儲(chǔ)器、可編程邏輯器件、ADC 和DAC 這些基本數(shù)字電路器件的重要作用。其次，學(xué)生掌握了FPGA這一電子信息技術(shù)領(lǐng)域重要實(shí)現(xiàn)工具的使用方法，為后續(xù)EDA 課程、數(shù)字信號(hào)處理、通信原理等課程奠定了良好基礎(chǔ)，特別有效支撐了這些課程的課程設(shè)計(jì)環(huán)節(jié)。另外，學(xué)生利用FPGA 使用技能，在電子設(shè)計(jì)競(jìng)賽、互聯(lián)網(wǎng)+大賽、大學(xué)生創(chuàng)新訓(xùn)練計(jì)劃、電子綜合設(shè)計(jì)、畢業(yè)設(shè)計(jì)等等綜合性的設(shè)計(jì)活動(dòng)中，表現(xiàn)優(yōu)異，成果也更加豐富。

4 總結(jié)

基于FPGA 平臺(tái)的“數(shù)字電子技術(shù)”實(shí)驗(yàn)課程平臺(tái)開(kāi)發(fā)，為相應(yīng)的實(shí)驗(yàn)內(nèi)容開(kāi)發(fā)提供了良好的硬件基礎(chǔ)。合理的實(shí)驗(yàn)內(nèi)容開(kāi)發(fā)，有效提升了學(xué)生對(duì)數(shù)字電路理論知識(shí)的全面掌握，為后續(xù)課程學(xué)習(xí)奠定了良好基礎(chǔ)。課程建設(shè)方法投資小，容易掌握，具有良好的可復(fù)制性。