郭京凱,弋 錦,周 瑜,郭登耀,張 雨,袁 昊, 杜豐羽,湯曉燕,宋慶文,孫樂嘉,張玉明

(西安電子科技大學(xué) 微電子學(xué)院,西安710071)

脈沖功率技術(shù)廣泛應(yīng)用于食品加工、廢水廢氣處理、離子注入一氧化氮產(chǎn)生等工業(yè)生產(chǎn)、環(huán)境處理和醫(yī)療等領(lǐng)域[1]。脈沖功率技術(shù)的核心是脈沖功率開關(guān)。漂移階躍恢復(fù)二極管(drift step recovery diodes,DSRD)作為一種脈沖功率開關(guān),可通過匹配的外部觸發(fā)電路實現(xiàn)納秒級的快速關(guān)斷,并在負(fù)載上輸出瞬時高功率窄脈沖信號。但是這種脈沖功率開關(guān)器件對于電路匹配度的要求很嚴(yán)格,不匹配器件的驅(qū)動電路會導(dǎo)致器件的輸出峰值降低、脈沖前沿變緩、出現(xiàn)平臺區(qū)使功耗升高等問題。俄羅斯科學(xué)院Ioffe研究所基于DSRD設(shè)計研制了前沿為600 ps,幅值為2 kV的脈沖源[2];以色列SoreqNuclear實驗室研制出前沿小于1 ns,幅值為6 kV的固態(tài)脈沖源[3];美國SLAC國家加速器實驗室通基于DSRD的前級泵浦電路,研制出幅值為15 kV,上升時間小于2 ns的脈沖電源[4-5];德國的 FID 公司及俄羅斯的Megaimpulse 公司等[6]利用 DSRD器件生產(chǎn)了一系列納秒級脈沖電源。國內(nèi)：西北核技術(shù)研究所研制了一套脈沖前沿為700 ps,幅值為2 kV的脈沖源[7];2018年,王亞杰等[8]報道了輸出脈沖幅值為2 kV,脈沖前沿為680 ps(20%～90%)的脈沖發(fā)生器。

上述脈沖功率源的研制大多基于Si基DSRD,盡管有不少研究者報道了SiC DSRD器件的研制,但少有基于SiC DSRD器件的脈沖功率源設(shè)計。雖然SiC基DSRD的阻斷機制與Si基器件相同,但SiC材料的載流子壽命更短,載流子的遷移率、飽和漂移速度也與Si材料不同?，F(xiàn)有的脈沖發(fā)生電路的設(shè)計思路很難匹配SiC基DSRD器件。本文基于DSRD脈沖源驅(qū)動發(fā)生電路的工作原理,求解DSRD器件的驅(qū)動電流,并結(jié)合SiC材料的特性,從脈沖功率系統(tǒng)優(yōu)化的角度出發(fā)上,分別從器件與電路兩方面,提出了基于SiCDSRD的脈沖功率系統(tǒng)的優(yōu)化方法。

1 基于SiC DSRD的脈沖功率系統(tǒng)優(yōu)化

在脈沖功率系統(tǒng)優(yōu)化中,DSRD驅(qū)動電路與DSRD器件本身的匹配是雙向問題,既需要根據(jù)器件特性設(shè)計最優(yōu)化的驅(qū)動電路參數(shù),又需要結(jié)合驅(qū)動電路的輸出能力對器件的參數(shù)進行匹配,本節(jié)從器件參數(shù)優(yōu)化與驅(qū)動電路參數(shù)匹配兩個角度,闡述了基于SiC DSRD的脈沖功率系統(tǒng)優(yōu)化方式。

1.1 基于SiC DSRD脈沖功率器件參數(shù)優(yōu)化

值得一提的是,在抽取等離子體的過程中,流經(jīng)器件的反向電流密度過大,器件平衡空穴導(dǎo)電能力不足使P+P結(jié)處出現(xiàn)空穴積累[9],形成空間電荷區(qū),此電荷區(qū)的擴展速度遠(yuǎn)小于空穴的飽和漂移速度,因此會延長器件的關(guān)斷時間,導(dǎo)致器件在快速關(guān)斷之前提前承受電壓,出現(xiàn)平臺區(qū)電壓VPP。過早出現(xiàn)的VPP會徒增器件的功耗。為避免平臺區(qū)的出現(xiàn),器件的抽取電流Imax需滿足：

Imax≤qNAvsS

(1)

其中：q為元電荷量;NA為器件基區(qū)摻雜濃度;vS為基區(qū)多子飽和漂移速度;S表示器件橫截面積。式(1)是SiC DSRD脈沖源參數(shù)設(shè)計的重要考慮因素之一。除此之外,脈沖功率源的輸出上限與器件結(jié)構(gòu)參數(shù)的關(guān)系可表示為：

(2)

其中：W為器件基區(qū)寬度;Na為器件基區(qū)摻雜濃度;RL為脈沖功率系統(tǒng)的匹配負(fù)載;Vmax為脈沖源輸出的峰值電壓,由DSRD的最大耐壓決定,其最大耐壓又由器件的基區(qū)寬度、器件面積、摻雜濃度等外延參數(shù)決定。

1.2 DSRD基脈沖源驅(qū)動發(fā)生電路模型建立

DSRD脈沖源的工作電路拓?fù)浣Y(jié)構(gòu)如圖1所示。其中：V1,V2為系統(tǒng)機理電壓;L1,L2,L3為電感;C1,C2,C3為電容;R1為匹配負(fù)載電阻。電路使用單個MOSFET作為開關(guān),實現(xiàn)器件的正向泵浦和反向抽取過程。靜態(tài)下MOSFET關(guān)斷,V1和V2在C2上形成的電壓差為ΔV;當(dāng)MOSFET在驅(qū)動芯片的控制下導(dǎo)通時,電感L1開始充電,電容C2經(jīng)C2-MOSFET-DSRD-L2回路進行放電,為DSRD提供正向泵浦電流,DSRD的基區(qū)開始形成等離子體;ΔT時間后MOSFET關(guān)斷,L1給C1充電,同時L2中的能量一部分轉(zhuǎn)移給C1,另一部分轉(zhuǎn)移至C2,節(jié)點A的電壓逐漸升高,當(dāng)C2兩端電壓差最大時,流經(jīng)L1和L2上的電流轉(zhuǎn)換路徑,由L1-C2-L2-DSRD形成回路為DSRD提供反向抽取電流,當(dāng)DSRD基區(qū)內(nèi)積累的等離子體被抽取殆盡時,DSRD開始關(guān)斷。

圖1 基于DSRD的脈沖功率源拓?fù)潆娐?/p>

基于此電路的工作原理,求解正向泵浦過程KCL和KVL方程,得出電路提供給DSRD的泵浦電流為

(3)

其中,

(4)

式(3)兩邊對時間由0到ΔT進行積分,可計算出DSRD正向泵浦電荷量Qin為

Qin=C2ΔV(1-cos(ω2ΔT))

(5)

MOS管關(guān)斷后的電路行為滿足的微分方程為

(6)

其中：iL1,iL2分別為流過電感L1,L2的電流,uC1,uC2分別是電容C1,C2上的電壓。

通過求解式(6)可獲得電路提供給DSRD的抽取電流的表達(dá)式,但該式是一個四元的二階常系數(shù)非齊次線性微分方程組,難以通過常規(guī)的數(shù)學(xué)方法獲得解析解,雖然利用Pspice仿真軟件可很好地求解該方程組,但通過Pspice獲取的數(shù)值解中的抽取電流并不利于實際脈沖功率電路的設(shè)計。本文采用一種半經(jīng)驗半物理的建模方式,通過引入物理近似,將電路方程降階簡化式(6),求解后再結(jié)合Pspice的仿真結(jié)果,引入擬合修正參數(shù)得到解析式,最后對復(fù)雜解析式進行一階Taylor展開,得到抽取電流iL2與各電路參數(shù)的線性擬合表達(dá)式表示為

(t-ΔT)+IL2

(7)

其中：IL1,IL2分別為MOSFET關(guān)斷瞬間,通過電感L1,L2的電流值;α為能量轉(zhuǎn)化比;β為能量分配比;γ為經(jīng)驗比例系數(shù)。

式(7)所示線性擬合模型與Pspice仿真結(jié)果對比如圖2所示。由圖2可見,擬合模型和仿真結(jié)果具有較好的吻合度,能作為脈沖功率源的設(shè)計依據(jù)。

圖2 線性擬合模型與Pspice仿真結(jié)果對比

1.3 基于SiC DSRD的脈沖源驅(qū)動電路參數(shù)匹配

基于第1.2節(jié)的推導(dǎo),可開展基于SiC DSRD的脈沖源的參數(shù)選取。基于SiC DSRD的傳統(tǒng)脈沖源設(shè)計思路中,為減小器件基區(qū)的電荷損失,要求整個器件的動作過程時間小于載流子壽命的百分之一,但SiC的空穴壽命可能小于30 ns[10],難以實現(xiàn)器件的整個工作過程時間小于其空穴壽命的百分之一,因此,必須考慮SiC DSRD在工作過程中的電荷損失。由式(5)可知,DSRD脈沖源電路的正向泵浦過程可較為準(zhǔn)確地給出,通過控制ΔV與ΔT很容易控制正向注入電荷量。但SiC DSRD的具體電荷損失率難以估量,因此,在設(shè)計基于SiC DSRD的脈沖源時,應(yīng)該優(yōu)先確定抽取電荷量及抽取速率,再通過抽取電荷量反推注入過程的參數(shù)。

本文選用的自研SiC DSRD的靜態(tài)擊穿電壓為870 V,為確保器件高安全性、高可靠性地工作,脈沖源的輸出脈沖峰值電壓選取800 V,因此反向抽取電流峰值為

(8)

為盡可能地減少電荷損失,脈沖源器件的整個工作過程應(yīng)越短越好,因此抽取速度應(yīng)盡量快,確保抽取時間盡量短,在式(7)中表現(xiàn)為電感L1,L2與電容C1應(yīng)盡量小,電容C2應(yīng)盡量大。雖然正向泵浦時間也應(yīng)越短越好,但考慮到MOS管的導(dǎo)通上升時間為5 ns,關(guān)斷下降時間為8 ns,正向泵浦時間選取30 ns,結(jié)合式(3),給出電感L2和電容C2應(yīng)滿足的條件為

(9)

其中,Tf為電容和電感的振蕩周期。

電容C1的作用是吸收器件關(guān)斷后的過沖電壓,保護MOS管,所以取值不宜太小,可通過Pspice仿真指導(dǎo)取值。根據(jù)SiC材料空穴壽命及選取的正向泵浦時間估算,全過程中電荷損失率可能大于70%,根據(jù)此損失率結(jié)合式(5),式(7),式(8),可獲得電感L1的取值應(yīng)滿足：

(10)

其中,t′為抽取時間。在實際工作電路中t′不由電路設(shè)計者決定,但在電路設(shè)計過程中事先給定t′的取值可確定反向抽取電荷量,根據(jù)抽取電荷量可大致確定正向注入電荷量,進而確定電路參數(shù),最后通過實際調(diào)試調(diào)整ΔV達(dá)到注入與抽取匹配的目的。綜上所述,最終選取L1為350 nH,L2為100 nH,C1為1 nF,C2為20 nF,ΔT為40ns,并在測試中動態(tài)調(diào)整V1與V2。

2 基于SiC DSRD的脈沖源實現(xiàn)

基于第1節(jié)得出的參數(shù),搭建基于自研SiC DSRD的脈沖源。選用IXYS公司的IXRFD630驅(qū)動器,搭配DE475-102N21A射頻MOSFET作為開關(guān),搭配選定的電路參數(shù);使用Tektronix MSO64B示波器捕捉脈沖功率系統(tǒng)輸出波形;輸出負(fù)載采用兩個30 dB的衰減器,通過同軸線連接到示波器;脈沖功率系統(tǒng)的匹配負(fù)載阻值為50 Ω;使用德國T&M公司的SDN-414-05電流分流器讀取流過DSRD的電流?；赟iC DSRD脈沖源的輸出波形及通過DSRD的電流波形如圖3所示。

(a)Output waveforms of pulse generator

(b)Current though SiC DSRD

由圖3(a)可見：輸出波形中基本沒有平臺區(qū),表明優(yōu)化參數(shù)后的脈沖源輸出波形良好;峰值電壓為760 V,脈沖上升沿tr為810 ps,基本達(dá)到脈沖源的設(shè)計需求。該結(jié)果表明,通過對器件與電路的匹配計算得到的電路參數(shù)可很好地匹配器件輸入能量與輸出能量,完全消除電路在殘余能量下振蕩引發(fā)的器件多次觸發(fā)現(xiàn)象?？深A(yù)見器件在優(yōu)良的工作條件下,重頻能力可得到最大化的發(fā)揮。對圖3(b)所示流經(jīng)器件的電流積分可知,該SiC DSRD的電荷損失率達(dá)80%,短空穴壽命導(dǎo)致的高電荷損失率會帶來額外的功耗,但對器件輸出波形有優(yōu)化作用。根據(jù)第1節(jié)中描述的平臺區(qū)的成因,短的空穴壽命使P+P結(jié)處不易產(chǎn)生空穴積累,因此輸出波形不易出現(xiàn)平臺區(qū),器件上的反向抽取電流便可更大,使器件關(guān)斷速度更快。

在高功率微波等領(lǐng)域的應(yīng)用中,往往需要數(shù)百千伏甚至更高的脈沖電壓,可將本文提到的SiC DSRD器件進行堆疊實現(xiàn)單個脈沖源輸出脈沖峰值電壓大于10 kV,然后利用數(shù)十個此類高壓脈沖源進行功率合成,達(dá)到百千伏量級的脈沖電壓輸出。

3 結(jié)論

本文根據(jù)DSRD器件的工作原理,并從脈沖系統(tǒng)的角度提出器件最優(yōu)面積;根據(jù)DSRD脈沖形成電路的工作原理,采用半經(jīng)驗半物理的方式獲取了關(guān)于DSRD反向抽取電流的解析擬合表達(dá)式并結(jié)合SiC材料短空穴壽命的特性,提出了SiC基DSRD驅(qū)動電路參數(shù)的優(yōu)化方案;基于該方案研制了采用SiC DSRD的脈沖功率源。實驗結(jié)果表明,研制的脈沖功率源能夠在50 Ω的匹配負(fù)載上輸出760 V的峰值電壓,脈沖上升沿達(dá)810ps,且不存在單脈沖下的多次觸發(fā)現(xiàn)象。該脈沖功率源輸出脈沖前沿在亞納秒量級,且波形穩(wěn)定性好,脈沖源體積小,能夠應(yīng)用在小型化超寬帶電磁脈沖發(fā)生器中。