岳錕，李文杰

（無(wú)錫中微愛(ài)芯電子有限公司，江蘇無(wú)錫， 214000）

0 引言

近年來(lái)集成電路的研制逐漸向著體積減小、響應(yīng)速度加快以及工作頻率提高的方向發(fā)展，雖然技術(shù)水平的提升，使得芯片電磁發(fā)射不斷增加，但同時(shí)電路間受到干擾和影響的風(fēng)險(xiǎn)也在不斷增加，為保障芯片可靠性，對(duì)于電磁兼容測(cè)試的精準(zhǔn)度要求也在不斷提高。而PCB設(shè)計(jì)作為集成電路電磁兼容測(cè)試當(dāng)中的重要內(nèi)容，因此，加強(qiáng)對(duì)其設(shè)計(jì)要點(diǎn)及應(yīng)用的研究是十分有必要的。

1 現(xiàn)代集成電路發(fā)展對(duì)于電磁兼容的影響

集成電路對(duì)于電磁兼容而言，不僅是干擾源，同時(shí)也是被干擾的對(duì)象，隨著近年來(lái)集成電路的不斷發(fā)展，導(dǎo)致器件尺寸逐漸變小，集成電路復(fù)雜程度呈現(xiàn)出持續(xù)增長(zhǎng)態(tài)勢(shì)，封裝內(nèi)的集成度以及數(shù)據(jù)交換速率都在不斷提升，更高的頻率、更快的響應(yīng)速度以及耕地的電源電壓都極大地威脅著集成電路的可靠性，因此提高電磁兼容性能就成為當(dāng)前研究工作的重點(diǎn)內(nèi)容，尤其是在測(cè)試方面的研究，正在逐漸深入?，F(xiàn)代集成電路發(fā)展對(duì)于電磁兼容的影響主要體現(xiàn)在電磁發(fā)射以及電磁敏感度兩個(gè)方面。

■1.1 電磁發(fā)射方面

集成電路的電磁傳導(dǎo)發(fā)射主要受到動(dòng)態(tài)電流消耗以及集成電路內(nèi)部互連和封裝引腳提供的濾波兩個(gè)參數(shù)的影響。其中前者與集成電路內(nèi)部行為和I/O開(kāi)關(guān)性能有著密切的關(guān)系，而后者則主要與電源和地線(xiàn)相關(guān)。除此之外，輻射發(fā)射也會(huì)受到互連線(xiàn)長(zhǎng)度，以及外部去耦電容器之間距離的影響，互連長(zhǎng)度的縮短影響著信號(hào)完整性的衰減情況，以及輻射發(fā)射問(wèn)題，與此同時(shí)，互連長(zhǎng)度的減小也能夠有效降低近場(chǎng)或者基板耦合的風(fēng)險(xiǎn)。因此，為進(jìn)一步保障集成電路設(shè)計(jì)的合理性，就需要提前對(duì)芯片的電磁兼容性能進(jìn)行測(cè)試分析，以此保障芯片的可靠性。

■1.2 電磁敏感度方面

影響集成電路電磁干擾敏感度的參數(shù)主要包括以下三個(gè)：即互連和封裝引腳對(duì)傳導(dǎo)干擾的濾波、靜電防護(hù)結(jié)構(gòu)所帶來(lái)的鉗位干擾，以及芯片上電路模塊固有的敏感度。電磁敏感度主要受芯片內(nèi)部設(shè)計(jì)影響，小型化趨勢(shì)，以及先進(jìn)的封裝使得混合信號(hào)的功能需要集中在小體積當(dāng)中，而且隨著研發(fā)的深入，集成電路的體積不斷縮小，這就使得射頻、模擬、數(shù)字以及電源等多個(gè)系統(tǒng)需要封裝在同一襯底當(dāng)中，極大地增加了系統(tǒng)內(nèi)部的干擾風(fēng)險(xiǎn)[1]。

2 集成電路電磁兼容測(cè)試PCB設(shè)計(jì)要點(diǎn)

■2.1 PCB測(cè)試板要求

當(dāng)前電磁兼容測(cè)試方法相對(duì)較多，而PCB設(shè)計(jì)作為電磁兼容測(cè)試過(guò)程中的重要環(huán)節(jié)，不同測(cè)試方法對(duì)于PCB設(shè)計(jì)的要求也是不同，因此，在進(jìn)行PCB設(shè)計(jì)之前，就需要結(jié)合相應(yīng)測(cè)試項(xiàng)目、方法進(jìn)行全面梳理，并盡可能確保PCB的設(shè)計(jì)能夠滿(mǎn)足多種測(cè)試要求。例如，當(dāng)前集成電路電磁兼容測(cè)試主要包括TEM小室法、帶狀線(xiàn)法、1Ω直接耦合法以及150Ω直接耦合法四種，其在PCB設(shè)計(jì)當(dāng)中的要求各有不同：與TEM法相比，帶狀線(xiàn)法的PCB設(shè)計(jì)要求更加嚴(yán)格；在進(jìn)行1Ω直接耦合法的PCB設(shè)計(jì)時(shí)，該方法需要進(jìn)行RF電流的測(cè)量，因此要求在電路板的地以及IC的地之間進(jìn)行斷點(diǎn)設(shè)計(jì)；而150Ω耦合法則要求暴露受試IC引腳。對(duì)此，在實(shí)際進(jìn)行PCB設(shè)計(jì)的過(guò)程中，就可以按照帶狀線(xiàn)法的要求，確定DUT的位置，并在DUT的地和PCB板間的地之間串聯(lián)0Ω電阻，以此滿(mǎn)足斷點(diǎn)設(shè)計(jì)要求，同時(shí)還需要將受試IC引腳暴露出來(lái)，以此提升測(cè)試的便利性，共同滿(mǎn)足四種不同測(cè)試方法的設(shè)計(jì)要求。在實(shí)際進(jìn)行測(cè)試的過(guò)程中，需要將PCB放置在相應(yīng)測(cè)試裝置上，并根據(jù)集成電路自身的復(fù)雜程度，合理選用雙層、四層、六層或者多層電路板進(jìn)行測(cè)試，通常情況下，為保障地平面完整，至少設(shè)計(jì)為四層，在進(jìn)行PCB布局設(shè)計(jì)的過(guò)程中，不僅要遵循常規(guī)布線(xiàn)布局原則，同時(shí)還需要加強(qiáng)對(duì)于屏蔽、電源濾波以及I/O負(fù)載匹配方面的設(shè)計(jì)研究。

■2.2 屏蔽設(shè)計(jì)要點(diǎn)

當(dāng)采用TEM小室法以及帶狀法進(jìn)行電磁兼容測(cè)試時(shí)，要求PCB安裝在小室外殼開(kāi)口位置，并確保焊接IC的一面朝里，以此確保其能夠與小室外殼接地相連，以此達(dá)到將IC與外部有效隔離的效果，降低外部干擾對(duì)于測(cè)試結(jié)果的影響。在實(shí)際進(jìn)行屏蔽設(shè)計(jì)的過(guò)程中，需要注意以下要點(diǎn)內(nèi)容。

第一，地平面完整性設(shè)計(jì)。根據(jù)相關(guān)標(biāo)準(zhǔn)要求，層1為地層，在實(shí)際進(jìn)行焊接的過(guò)程中，由于引腳焊盤(pán)的影響，導(dǎo)致芯片底部與外部地平面無(wú)法連通，導(dǎo)致地平面不完整。對(duì)此，可結(jié)合實(shí)際需求通過(guò)不同設(shè)計(jì)方式進(jìn)行解決：其一，完成待IC放置之后，需要在芯片周?chē)O(shè)置接地過(guò)孔帶，并在PCB其他層面芯片引腳下方位置繪制回型地平面帶，并將其外側(cè)與接地過(guò)孔帶相連，然后在地平面帶內(nèi)側(cè)再設(shè)置第二個(gè)接地過(guò)孔帶，在層1上將第二個(gè)接地過(guò)孔帶進(jìn)行連接鋪地處理，并將層1下方進(jìn)行接地處理，以此形成完整地平面。其二，當(dāng)IC下方器件的布置密度較高時(shí)，僅通過(guò)設(shè)置接地過(guò)孔帶難以滿(mǎn)足實(shí)際過(guò)孔間距要求，對(duì)此，可借助內(nèi)層地平面，將其與第一個(gè)接地過(guò)孔帶相連，進(jìn)而形成完整地平面。其三，若待測(cè)IC對(duì)于底部散熱以及接地有著較高要求時(shí)，可將第二個(gè)接地過(guò)孔帶設(shè)計(jì)成盲孔形式，進(jìn)行接地處理，然后在層1下方鋪銅，以此達(dá)到散熱目的。相應(yīng)設(shè)計(jì)方案如圖1所示。

圖1 地平面完整設(shè)計(jì)方案

第二，過(guò)孔間距設(shè)計(jì)。在PCB設(shè)計(jì)過(guò)程中過(guò)孔間距直接影響著測(cè)試結(jié)果，若間距過(guò)大則會(huì)導(dǎo)致電磁大幅泄漏，極大地降低了整體設(shè)計(jì)的屏蔽性能，因此科學(xué)合理地確定過(guò)孔間距也是十分重要的。在實(shí)際進(jìn)行設(shè)計(jì)時(shí)，由于各方面因素影響，無(wú)法保障過(guò)孔間距始終保持最小，或者規(guī)則放置，需要結(jié)合外圍電路等實(shí)際情況進(jìn)行適當(dāng)調(diào)整。根據(jù)相關(guān)電磁兼容技術(shù)標(biāo)準(zhǔn)要求，縫隙程度應(yīng)小于其中λ表示波長(zhǎng)，單位為m，λ計(jì)算公式為：

式中，c表示光速，為3×108m/s；f表示頻率，單位為Hz。

圖2 過(guò)孔帶設(shè)計(jì)

第三，邊緣過(guò)孔帶設(shè)計(jì)。在進(jìn)行邊緣過(guò)孔帶設(shè)計(jì)的過(guò)程中，為確保PCB板接觸良好，需要在層1四周邊緣進(jìn)行開(kāi)窗設(shè)計(jì)，以此促使地平面銅皮暴露，實(shí)際開(kāi)窗尺寸，需要根據(jù)工裝邊緣進(jìn)行合理確定，值得注意的是，TEM小室法要求其尺寸應(yīng)至少為5mm。同時(shí)，為避免開(kāi)窗導(dǎo)致屏蔽效果不良，在設(shè)計(jì)時(shí)，可適當(dāng)增加過(guò)孔帶以此保障測(cè)量結(jié)果的準(zhǔn)確性。除此之外，由于150Ω直接耦合法與其他測(cè)試法PCB板的放置方向不同，因此，為保障工裝接地效果，在應(yīng)用150Ω直接耦合法時(shí)，還需要在層4進(jìn)行對(duì)地開(kāi)窗設(shè)計(jì)[2]。

圖3 邊緣接地過(guò)孔帶

■2.3 電源濾波設(shè)計(jì)

PCB板級(jí)電源以及IC電源的去耦對(duì)于測(cè)試結(jié)果的準(zhǔn)確性以及可重復(fù)性有著較大的影響，因此在進(jìn)行PCB設(shè)計(jì)的過(guò)程中，應(yīng)加強(qiáng)對(duì)于這兩部分電源設(shè)計(jì)的重視。在PCB板電源設(shè)計(jì)方面，影響測(cè)試結(jié)果的主要因素在于由于電源去耦設(shè)計(jì)問(wèn)題，使得電源阻抗產(chǎn)生不良影響，對(duì)此，在實(shí)際進(jìn)行設(shè)計(jì)的過(guò)程中，可著重從干擾源和濾波兩個(gè)方面入手，因此可選擇線(xiàn)性電源進(jìn)行供電，以此減少電源紋波影響，同時(shí)還可以在PCB電源輸入口增設(shè)去耦電容器，如圖4所示，以此達(dá)到濾波目的。在IC電源設(shè)計(jì)方面，其去耦電容需要以電源引腳頻率特點(diǎn)進(jìn)行合理設(shè)計(jì)，并將去耦電容設(shè)置在IC下方，以此縮短阻抗路徑，同時(shí)還需要按照先到電容焊盤(pán)，再連接IC引腳的順序進(jìn)行布線(xiàn)。

圖4 去耦電容接入示例

值得注意的是，在進(jìn)行去耦電容選型的過(guò)程中，要綜合考慮電容容值以及電容自振諧頻率，避免所選擇的電容自振諧頻率過(guò)低，使得在高頻時(shí)電容阻抗最值增加，難以達(dá)到高頻噪聲濾波效果，進(jìn)而導(dǎo)致測(cè)試結(jié)果不準(zhǔn)確[3]。

■2.4 I/O負(fù)載匹配

在進(jìn)行I/O負(fù)載匹配的過(guò)程中，應(yīng)嚴(yán)格按照相應(yīng)標(biāo)準(zhǔn)規(guī)范以及相應(yīng)工況設(shè)計(jì)圖進(jìn)行負(fù)載匹配。除此之外，還需要注意以下兩點(diǎn)：第一，嚴(yán)禁未使用的引腳為懸空狀態(tài)，必須要確保負(fù)載匹配符合標(biāo)準(zhǔn)。第二，在進(jìn)行PCB設(shè)計(jì)的過(guò)程中，可根據(jù)實(shí)際情況，借助程序?qū)崿F(xiàn)對(duì)于引腳的上拉或者下拉調(diào)整，以此降低地層PCB器件的密度，進(jìn)一步保障地平面的完整性。

3 集成電路電磁兼容測(cè)試PCB原理圖設(shè)計(jì)要點(diǎn)及應(yīng)用

為保障測(cè)試結(jié)果的準(zhǔn)確性以及可靠性，在實(shí)際進(jìn)行PCB設(shè)計(jì)的過(guò)程中，需要根據(jù)測(cè)試目的，以及待測(cè)器件實(shí)際情況合理確定相應(yīng)測(cè)試方式。以某國(guó)產(chǎn)CPU芯片輻射發(fā)射以及輻射敏感度測(cè)試為例，設(shè)計(jì)思路包括以下三個(gè)步驟。

第一，結(jié)合實(shí)際要求針對(duì)PCB板測(cè)試功能展開(kāi)設(shè)計(jì)，對(duì)此在設(shè)計(jì)過(guò)程中，需要將CPU的一組引腳引出，以此用于與輔助設(shè)備之間的通信，促使CPU處于運(yùn)行狀態(tài)。此外，根據(jù)敏感度測(cè)試功能，需要對(duì)芯片運(yùn)行情況進(jìn)行實(shí)時(shí)監(jiān)測(cè)，對(duì)此可將芯片引腳與LED燈相連，以此觀測(cè)芯片運(yùn)行狀態(tài)。最后，為避免輔助電路運(yùn)行對(duì)于測(cè)試數(shù)據(jù)的影響，相應(yīng)附加器件應(yīng)采用貼片的方式進(jìn)行封裝。

第二，根據(jù)上述PCB設(shè)計(jì)要點(diǎn)以及相關(guān)規(guī)范要求，需要進(jìn)行引腳負(fù)載配置。由于案例芯片的引腳為復(fù)用引腳，因此為保障地平面的完整性，可通過(guò)相應(yīng)軟件實(shí)現(xiàn)對(duì)于I/O引腳的設(shè)置，并內(nèi)置上拉電阻。在進(jìn)行PCB設(shè)計(jì)的過(guò)程中，對(duì)于輸入引腳而言，可直接進(jìn)行接地處理，若無(wú)法進(jìn)行接地，則需要借助10kΩ的電阻器再與電源相連；對(duì)于輸出引腳而言，則需要借助電容器再進(jìn)行接地。

第三，去耦電容設(shè)計(jì)，此環(huán)節(jié)是PCB設(shè)計(jì)過(guò)程中的重要步驟，根據(jù)案例芯片實(shí)際情況，采用3.3V外部電源進(jìn)行供電，并通過(guò)在PCB電源輸入端增設(shè)去耦電容，對(duì)此，可事先在PCB板中預(yù)留去耦電容位置，其電容值可根據(jù)后續(xù)測(cè)試過(guò)程實(shí)際情況進(jìn)行確定。對(duì)于IC去耦電容設(shè)計(jì)而言，其電容值需要根據(jù)芯片時(shí)鐘頻率進(jìn)行選擇，在必要情況，可采用兩個(gè)甚至多個(gè)去耦電容[4]。

4 集成電路電磁兼容測(cè)試PCB結(jié)構(gòu)設(shè)計(jì)要點(diǎn)及應(yīng)用

■4.1 整體結(jié)構(gòu)

集成電路電磁兼容測(cè)試PCB結(jié)構(gòu)設(shè)計(jì)過(guò)程中的難點(diǎn)主要表現(xiàn)為電磁兼容PCB為單面板，因此等效面積受到的限制較大，若實(shí)際需求下所使用的附加器件較多，PCB板設(shè)計(jì)難度就會(huì)相對(duì)較高。對(duì)此，在實(shí)際進(jìn)行結(jié)構(gòu)設(shè)計(jì)的過(guò)程中，若附加器件較多、密度較大，可通過(guò)將附加器件分散放置在不同小板上，然后再將其與主板相連，以此降低PCB板設(shè)計(jì)密度。在實(shí)際應(yīng)用這種方式進(jìn)行PCB設(shè)計(jì)的過(guò)程中，為避免影響到地平面的完整性，或者造成電磁泄漏問(wèn)題，應(yīng)選用貼片方式進(jìn)行封裝處理。

此外，在進(jìn)行集成電路兼容測(cè)試的過(guò)程中，還會(huì)存在被測(cè)IC不同，但是外圍電路相同的情況，對(duì)此在常規(guī)PCB設(shè)計(jì)的過(guò)程中，為適應(yīng)不同IC需求，通常會(huì)采用夾具將IC連接到主板上的方式，但是集成電路當(dāng)中，這種方式對(duì)于測(cè)試結(jié)果將會(huì)產(chǎn)生較大的影響。在以某國(guó)產(chǎn)芯片為例，使用TEM小室法進(jìn)行測(cè)試的過(guò)程中，發(fā)現(xiàn)使用夾具進(jìn)行測(cè)試后，其得到的檢測(cè)數(shù)據(jù)結(jié)果偏高，尤其在高頻情況下，這種問(wèn)題更為明顯，嚴(yán)重影響了測(cè)試結(jié)果的準(zhǔn)確性。經(jīng)過(guò)分析發(fā)現(xiàn)，造成此情況的主要因素為使用夾具之后，隔板與待測(cè)IC之間的距離變小，在兩個(gè)芯片偶極矩相同的情況之下，TEM小室輸出的電壓就會(huì)有所增加，進(jìn)而對(duì)測(cè)試結(jié)果產(chǎn)生影響。因此，在實(shí)際進(jìn)行結(jié)構(gòu)設(shè)計(jì)的過(guò)程中，應(yīng)將晶振直接焊接在PCB測(cè)試板當(dāng)中。

■4.2 布局設(shè)計(jì)

基于集成電路電磁兼容測(cè)試功能需求，PCB結(jié)構(gòu)布局設(shè)計(jì)與普通PCB板設(shè)計(jì)存在明顯的差異，主要表現(xiàn)在以下三個(gè)方面：第一，待測(cè)IC需要放置在層1當(dāng)中，并且為避免內(nèi)部影響，應(yīng)確保待測(cè)IC單獨(dú)放置；第二，為達(dá)到電源濾波及I/O負(fù)載匹配效果，去耦電容需要設(shè)置在過(guò)孔帶內(nèi)部，并確保其位于IC下方，此外底層器件也應(yīng)盡量放置在過(guò)孔帶1內(nèi)，若整個(gè)系統(tǒng)結(jié)構(gòu)較為復(fù)雜時(shí)，可在過(guò)孔帶1外側(cè)布置相應(yīng)器件，值得注意的是，應(yīng)避免附加器件布置超過(guò)PCB板的邊緣，并與邊緣過(guò)孔帶之間保持適當(dāng)距離；第三，為保障PCB板后續(xù)固定工裝的穩(wěn)定性，即便器件數(shù)量較多，仍不應(yīng)在PCB板四個(gè)角的位置放置器件。

■4.3 布線(xiàn)要求

在進(jìn)行布線(xiàn)設(shè)計(jì)的過(guò)程中，不僅要符合常規(guī)PCB板布線(xiàn)設(shè)計(jì)原則，同時(shí)還需要，滿(mǎn)足以下要求：其一，應(yīng)避免在正面進(jìn)行布線(xiàn)，在必要時(shí)若需要進(jìn)行正面布線(xiàn)，應(yīng)盡量確保線(xiàn)程較短，若正面布線(xiàn)過(guò)長(zhǎng)，甚至存在回路等情況，將會(huì)對(duì)地平面完整性產(chǎn)生一定影響，進(jìn)而導(dǎo)致電磁兼容測(cè)試結(jié)果可靠性下降。其二，嚴(yán)格按照相應(yīng)檢測(cè)方法要求，設(shè)置過(guò)孔帶，避免過(guò)孔帶位置隨意、過(guò)孔間距不符合要求等，對(duì)PCB板設(shè)計(jì)質(zhì)量產(chǎn)生不良影響，無(wú)法達(dá)到電磁兼容測(cè)試要求[5]。

5 結(jié)束語(yǔ)

綜上所述，PCB設(shè)計(jì)作為集成電路電磁兼容測(cè)試過(guò)程中的重要步驟，其對(duì)于檢測(cè)結(jié)果的可靠性以及精準(zhǔn)性有著直接影響，本文結(jié)合集成電路電磁兼容測(cè)試內(nèi)容以及相應(yīng)測(cè)試方法，從屏蔽、電源濾波等方面詳細(xì)探討了PCB設(shè)計(jì)過(guò)程中的要點(diǎn)內(nèi)容，并在具體案例當(dāng)中，從原理圖以及結(jié)構(gòu)布局兩個(gè)方面針對(duì)PCB設(shè)計(jì)要點(diǎn)的應(yīng)用展開(kāi)說(shuō)明，對(duì)于IC研發(fā)以及電磁兼容檢測(cè)工作有著重要的參考意義。相信隨著對(duì)集成電路電磁兼容測(cè)試PCB設(shè)計(jì)的深入研究和實(shí)踐探索，集成電路電磁兼容測(cè)試水平將會(huì)得到進(jìn)一步提升。