江新帥 羅尹虹 趙雯 張鳳祁 王坦

(西北核技術研究所,強脈沖輻射環(huán)境模擬與效應國家重點實驗室,西安 710024)

為研究納米尺度下,特征尺寸減小和阱接觸布放方式對單粒子效應電荷收集機制的影響,在北京HI-13串列加速器上開展了國產28 nm 靜態(tài)隨機存儲器(SRAM)重離子單粒子效應輻照實驗研究,獲得了不同線性能量轉移(LET)值重離子垂直入射下的器件重離子單粒子位翻轉截面、多位翻轉百分比和多位翻轉拓撲圖形,并與65 nm SRAM 實驗數(shù)據(jù)進行比對,分析了28 nm SRAM 重離子單粒子多位翻轉物理機理.結果表明,在特征尺寸減小、工作電壓降低等因素影響下,器件重離子單粒子翻轉閾值減小,位翻轉飽和截面明顯降低,多位翻轉占比增大,拓撲圖形可達n 行×3 列,且呈現(xiàn)間斷性的特點,結合28 nm SRAM 的全局阱接觸布放對電荷收集機制的影響,分析這種現(xiàn)象的產生源于N 阱內p 型金屬-氧化物-半導體間電荷共享所導致的單粒子翻轉再恢復.

1 引言

空間環(huán)境中,重離子是導致器件發(fā)生單粒子效應的主要原因.半導體器件進入納米尺度后,由于特征尺寸的減小及工作電壓的降低,使得器件發(fā)生單粒子翻轉的臨界電荷值不斷降低,部分器件甚至只需要收集少量的電荷就會發(fā)生翻轉,而器件集成度的增加、單元尺寸減小、節(jié)點間距降低等單元參數(shù)的變化以及新材料新結構的應用,使得器件單粒子多位翻轉(multiple cell upset,MCU)敏感性不斷增加,器件單粒子效應發(fā)生機制也更加復雜.已有相關研究人員開展了包括65,40 和32 nm 等不同特征尺寸納米器件多位翻轉物理機理的研究[1?16],Narasimham等[1]研究了偏置電壓對雙阱和三阱28 nm 靜態(tài)隨機存儲器(SRAM)單粒子多位翻轉的影響,結果表明三阱SRAM 的設計使其在低工作電壓下的多位翻轉截面小于雙阱SRAM;Jeffrey等[3]則研究了低LET 重離子入射角度對28 nm SRAM 多位翻轉的影響,證明了多位翻轉不僅與離子LET 值有關,更與離子的入射軌跡有關;Anna等[4]針對溫度對多位翻轉敏感性的影響,開展了65 nm SRAM 重離子多位翻轉實驗研究,發(fā)現(xiàn)溫度的升高會使阱內載流子遷移率增大,使得器件內部發(fā)生寄生雙極放大效應的可能性增加,導致器件的多位翻轉敏感性增大;國內如羅尹虹等[6]研究了離子徑跡對65 nm SRAM 多位翻轉的影響,提出采用低能重離子獲取單粒子翻轉閾值,采用高能重離子獲取單粒子翻轉飽和截面.

隨著器件技術節(jié)點的不斷減小,28 nm SRAM的阱接觸布放方式已經由獨立阱接觸布放改為全局阱接觸布放.本文主要針對特征尺寸減小、阱接觸布局方式的變化是否對單粒子效應電荷收集機制產生新的影響,不同特征尺寸器件單粒子多位翻轉機理之間是否存在差異等問題,在北京HI-13 串列加速器上開展了28 nm SRAM 重離子單粒子效應輻照實驗研究,并與65 nm SRAM 實驗結果進行對比,結合版圖布局和電荷收集機制對實驗結果進行了深入的分析.

2 實驗

2.1 實驗樣品

實驗所用器件為一塊28 nm HKMG(high-k metal gate)工藝的單端口SRAM,容量為128 kbit,單個字節(jié)數(shù)據(jù)為8 bit,地址數(shù)據(jù)是14 bit,輸入輸出數(shù)據(jù)共用IO,內核單元工作電壓為0.9 V,IO 電源電壓1.8 V.表1 給出本文所用28 nm SRAM和用于對比的65 nm SRAM 的部分參數(shù).圖1 給出兩款器件阱接觸布放的示意圖,可以看到,65 nm SRAM 采用的是每個SRAM 單元放置一個阱接觸的獨立阱接觸布放,28 nm SRAM 采用的則是多個SRAM 單元共用一個阱接觸的全局阱接觸布放.

表1 兩款SRAM 器件關鍵參數(shù)對比Table 1.Key parameters of the 28 nm SRAM and 65 nm SRAM for comparison.

圖1 (a)65 nm SRAM 阱接觸布放;(b)28 nm SRAM 阱接觸布放Fig.1.Well contact placement of 65 nm SRAM(a)and 28 nm SRAM(b).

2.2 實驗平臺

28 nm SRAM 重離子輻照實驗在中國原子能科學研究院HI-13 串列加速器上進行,HI-13 可以提供LET 范圍在0.0176—80.9 MeV·cm2·mg–1的1H—197Au 粒子束流,足以覆蓋從器件翻轉閾值到飽和截面所需線性能量轉移(LET)值的離子種類及離子能量.表2 給出本次實驗選用的4 種離子以及離子到達器件表面時的LET 值.

表2 實驗所用的離子種類及其參數(shù)Table 2.Ion species and parameters used in the experiment.

2.3 測試系統(tǒng)及測試方法

實驗使用的單粒子效應測試系統(tǒng)由輻照板、FPGA 測試板以及上位機測試軟件三部分組成.輻照板主要用于放置待測器件,在器件受到輻照后,將待測器件內的數(shù)據(jù)通過數(shù)據(jù)線傳至FPGA測試板;FPGA 測試板則主要用于待測器件的初始數(shù)據(jù)寫入,以及將輻照時回傳的SRAM 數(shù)據(jù)與初始寫入數(shù)據(jù)進行比較,并向上位機軟件發(fā)送翻轉單元的邏輯地址和數(shù)據(jù);上位機軟件則用于監(jiān)控整個實驗流程.

實驗前,向待測器件中寫入初始測試圖形0055H,并對SRAM 內核施加0.9 V 的工作電壓;實驗時,離子以低注量率垂直輻照器件,測試系統(tǒng)高速回讀,以避免因不同離子入射相鄰存儲單元引發(fā)的“偽”多位翻轉;離子注量率的選定通常要保證每個回讀周期內,SRAM 單元的翻轉數(shù)小于芯片總容量的0.01%,此時“偽”多位翻轉發(fā)生的概率小于0.1%;每輪實驗結束后,保存實驗數(shù)據(jù),并開啟下一輪次實驗.

2.4 多位翻轉數(shù)據(jù)處理方法

數(shù)據(jù)文件保存的是翻轉單元的數(shù)據(jù)和邏輯地址,為實現(xiàn)對單粒子多位翻轉數(shù)據(jù)的準確提取,需要根據(jù)器件邏輯地址和物理地址的映射關系,將邏輯地址轉換為器件真實的物理地址.

通過分析數(shù)據(jù)翻轉單元發(fā)生翻轉的時間、翻轉單元邏輯地址和數(shù)據(jù)的關鍵字,將翻轉數(shù)據(jù)根據(jù)發(fā)生時間的不同,歸類為不同的時間段;并從其邏輯地址中提取字線、位線等物理地址信息;再根據(jù)多位翻轉的定義,判斷同一時間內發(fā)生翻轉的兩個SRAM 單元在物理上的距離d是否滿足d<2,以確定這兩個翻轉的SRAM 是否屬于同一次多位翻轉,具體設計流程如圖2 所示.

圖2 28nm SRAM 多位翻轉數(shù)據(jù)提取程序流程圖Fig.2.Flow diagram of 28 nm SRAM MCU extract program.

3 實驗結果

3.1 單粒子位翻轉截面

圖3 給出利用Weibull 公式擬合得到的28 nm SRAM 重離子單粒子位翻轉截面曲線及Weibull參數(shù),同時給出65 nm SRAM 重離子單粒子位翻轉截面曲線及Weibull 參數(shù).從圖3 可以看到,相比于65 nm SRAM,由于特征尺寸的減小以及工作電壓的降低,28 nm SRAM 重離子單粒子位翻轉飽和截面由1.85×10–8cm2/bit 減小至2.1×10–9cm2/bit,翻轉閾值由0.3 MeV·cm2·mg–1降低至0.15 MeV·cm2·mg–1;同時可以看到,受閾值降低和特征尺寸減小的影響,28 nm SRAM 重離子單粒子位翻轉截面在LET ≈ 10 MeV·cm2·mg–1便進入飽和,65 nm SRAM 的重離子單粒子位翻轉截面則在LET ≈ 35 MeV·cm2·mg–1時才進入飽和.

圖3 28nm SRAM 重離子單粒子位翻轉截面曲線Fig.3.Single event upset(SEU)cross section of 28 nm SRAM heavy ion experiment.

3.2 多位翻轉百分比及拓撲圖形

圖4(a)和圖4(b)給出 了65 nm SRAM 和28 nm SRAM 在不同LET 值下的重離子單粒子多位翻轉百分比,圖5(a)和圖5(b)則給出65 nm SRAM 和28 nm SRAM 在全部LET 值下的重離子單粒子多位翻轉拓撲圖形.由圖4 可知,28 nm SRAM 在LET=1.73 MeV·cm2·mg–1時出現(xiàn)兩位翻轉,65 nm SRAM 在LET=4.2 MeV·cm2·mg–1時才出現(xiàn)兩位翻轉,這表明相比于65 nm SRAM,28 nm SRAM 單粒子多位翻轉LET 閾值降低.從多位翻轉所占比例來看,隨著入射離子LET 值的增大,兩款器件的多位翻轉的占比也逐漸升高,其中,65 nm SRAM 單粒子多位翻轉最高位為8 位,而28 nm SRAM 單粒子多位翻轉最高位為11 位,這表明特征尺寸的減小導致離子沉積電荷的影響范圍增加.從拓撲圖形來看,65 nm SRAM 的多位翻轉拓撲圖形均為n行×2 列或n行×1 列,且呈現(xiàn)連續(xù)性的特點;而28 nm SRAM 的低LET 重離子多位翻轉拓撲圖形與65 nm SRAM 特點相同,高LET 的I 離子多位翻轉拓撲圖形則出現(xiàn)了n行×3 列的形狀,且呈現(xiàn)間斷性的特點.

圖4 重離子單粒子多位翻轉百分比(a)65 nm SRAM;(b)28 nm SRAMFig.4.The MCU ratio of 65 nm SRAM(a)and 28 nm SRAM(b).

4 結果分析

4.1 單粒子多位翻轉物理機理

下面結合圖4 和圖5 對28 nm SRAM 單粒子多位翻轉物理機理進行分析.低LET 重離子(LET ≤ 1.73 MeV·cm2·mg–1)入射后,由于其通過電離作用在硅中產生的沉積電荷較少,因此,低LET 離子只有直接撞擊在敏感節(jié)點的n 型金屬-氧化物-半導體(NMOS)漏區(qū)時,其產生的沉積電荷在強電場的作用下通過漂移作用被收集后,才能導致SRAM 單元邏輯狀態(tài)發(fā)生改變,所以低LET 重離子導致的基本全為單位翻轉.

圖5 重離子單粒子多位翻轉拓撲圖形集合(a)65 nm SRAM;(b)28 nm SRAMFig.5.The MCU topological patterns of 65 nm SRAM(a)and 28 nm SRAM(b).

較高LET 重離子(1.73 MeV·cm2·mg–1≤ LET≤ 9.3 MeV·cm2·mg–1)入射后,離子沉積的電荷量增大,入射位置電荷濃度增大,少子的壽命變長,擴散距離增加[17].部分沉積在靈敏漏區(qū)外圍的電荷也可以通過擴散過程,被一定距離內的數(shù)個SRAM 單元的靈敏漏區(qū)收集,多位翻轉所占的比例逐漸增大.

高LET 重離子(9.3 MeV·cm2·mg–1≤ LET)入射后,由于其可以通過電離產生大量電子空穴對,容易引起阱電勢的塌陷,導致寄生雙極放大效應的產生,有研究表明,對于小尺寸器件,寄生雙極放大效應嚴重時會引起10 個以上的SRAM 單元發(fā)生翻轉[18].

4.2 電荷收集機制對MCU 拓撲圖形的影響

圖6 給出離子入射SRAM 器件不同位置的示意圖.由于垂直于阱方向的相鄰SRAM 的關態(tài)NMOS 敏感節(jié)點位于同一P 阱中,因此,離子垂直入射1#位置產生的沉積電荷,不僅可以直接影響垂直于阱方向的兩個相鄰SRAM 單元,還會通過擴散作用影響沿阱方向的數(shù)個SRAM 單元,多位翻轉拓撲圖形通常呈現(xiàn)為沿阱方向的n行×2 列的形狀;而N 阱中垂直于阱方向僅有一個SRAM 單元的關態(tài)p 型金屬-氧化物-半導體(PMOS)敏感節(jié)點,沉積電荷在擴散作用下僅能影響沿阱方向的數(shù)個SRAM 單元,多位翻轉拓撲圖形通常呈現(xiàn)沿阱方向的n行×1 列的形狀.65 nm SRAM 由于采用獨立阱接觸的布放,離子垂直入射難以引發(fā)寄生雙極放大效應,其多位翻轉拓撲圖形呈現(xiàn)上述電荷共享所導致的n行×1 列和n行×2 列的形狀,并具有連續(xù)性的特點;28 nm SRAM 的低LET 重離子多位翻轉拓撲圖形,同樣為電荷共享導致的n行×1 列和n行×2 列的形狀.

圖6 離子入射SRAM 器件位置示意圖Fig.6.Ion incident position on the SRAM cell surface.

當LET 值較高的I 離子入射后,28 nm SRAM的多位翻轉拓撲圖形出現(xiàn)了n行×3 列的形狀.分析是由于28 nm SRAM 特征尺寸減小,在離子徑跡覆蓋、寄生雙極放大效應引起的阱電勢調制以及載流子擴散過程的共同作用下,沉積電荷可以被橫跨阱方向的三個SRAM 單元所收集.65 nm SRAM 多位翻轉拓撲圖形中,由高LET 的I 離子誘發(fā)的多位翻轉拓撲圖形最大為4 行×2 列,結合65 nm SRAM 的單元尺寸計算可知電荷擴散的影響半徑約為0.79 μm.65 nm SRAM 的P 阱寬度為0.98 μm,N 阱寬度為0.57 μm,入射離子撞擊在2#位置時,沉積在右側P 阱內的電荷難以通過擴散的方式被A 或B 的靈敏區(qū)收集,沉積在左側P 阱內的電荷有概率被左側SRAM 單元靈敏漏區(qū)收集并誘發(fā)翻轉,這使得65 nm SRAM 單元拓撲圖形并未出現(xiàn)n行×3 列的形狀.28 nm SRAM 多位翻轉拓撲圖形中,由高LET 的I 離子誘發(fā)的多位翻轉拓撲圖形最大為5 行×2 列,結合28 nm SRAM 的單元尺寸計算可知電荷擴散的影響半徑約為0.54 μm.28 nm SRAM 的P 阱寬度為0.37 μm,N 阱寬度為0.21 μm,入射離子撞擊在2#位置時,沉積在2#位置右側P 阱中未被收集或復合的電子會擴散到相鄰SRAM 單元A 或B 的N 阱附近,在P 阱/N 阱耗盡層電場的影響下,被N 阱收集,導致N 阱的阱電勢發(fā)生擾動,觸發(fā)寄生雙極放大效應,致使A 或B 處的SRAM 單元發(fā)生翻轉;而沉積在2#位置左側P 阱內的電荷也會被左側SRAM 單元靈敏NMOS 漏區(qū)收集,最終導致拓撲圖形呈現(xiàn)n行×3 列的形狀.

4.3 單粒子翻轉再恢復

圖5(b)中的28 nm SRAM 在高LET 重離子入射下的多位翻轉拓撲圖形呈現(xiàn)間斷性的特點,分析是由于SRAM 單元內部PMOS 管之間的寄生雙極放大效應競爭機制引發(fā)的單粒子翻轉再恢復[19?22].由于65 nm SRAM 采用的是獨立阱接觸的布放方式,離子垂直入射后的沉積電荷會經由阱接觸被快速泄放掉,難以引起寄生雙極放大效應;而28 nm SRAM 采用的是全局阱接觸的布放方式,多個SRAM 單元共用一個阱接觸,導致沉積在阱中的電荷無法快速泄放,SRAM 單元在發(fā)生翻轉后,處于同一N 阱中的關態(tài)PMOS(第一次翻轉前為開態(tài))被再次觸發(fā)寄生雙極放大效應,SRAM單元再次發(fā)生翻轉.具體過程如下.

圖7 為一個6 T SRAM 單元的電路結構圖,其中,P1,P2,N1,N2 分別為組成SRAM 單元內兩個交叉耦合反相器的PMOS 管和NMOS 管,兩個反相器則通過NMOS 傳輸管N3 和N4 分別連接至B(位線)和BL(互補位線),傳輸管電壓則由WL(字線)控制,單元初始狀態(tài)為Q點低電平(VGND),點高電平(VDD).當重離子轟擊在N 阱中關態(tài)P1 管漏極區(qū)域后,離子在N 阱中電離的大量電子被N 阱收集,導致N 阱勢壘塌陷,引發(fā)阱電勢調制,當N 阱勢壘降低到一定程度時,源極-N 阱-漏極之間的寄生晶體管開啟,觸發(fā)寄生雙極放大效應,Qˉ點的電勢被下拉至低電平,Q點的電勢被上拉至高電平,SRAM 單元發(fā)生翻轉,此時P2成為關態(tài)敏感PMOS.由于28 nm SRAM 采用全局阱接觸的布放方式,導致沉積在N 阱內的電荷無法快速地通過阱接觸被泄放掉,N 阱內的阱電勢擾動會持續(xù)較長時間.此時,P2 作為敏感PMOS通過寄生雙極放大效應進行電荷收集,SRAM 單元電路的Q點和點會同時處于略低于高電平的“弱1”亞穩(wěn)態(tài)[23,24],兩者呈一種競爭態(tài)勢,存儲單元最終的邏輯狀態(tài)取決于P1 和P2管各自寄生雙極放大效應所收集的電荷量,若P1 管收集的電荷量大于P2 管,則SRAM 單元僅發(fā)生了單粒子翻轉,若P2 管收集的電荷量大于P1管,則發(fā)生了單粒子翻轉再恢復.

圖7 單粒子翻轉再恢復在SRAM 電路單元中的產生過程Fig.7.SEU recovery generation process in SRAM circuit.

5 結論

本文以國產28 nm SRAM 為實驗對象,依托國內重離子加速器輻照裝置,開展了28 nm SRAM重離子單粒子翻轉實驗研究,通過器件邏輯地址與物理地址的映射關系,獲得了器件單粒子翻轉截面、多位翻轉拓撲圖形和多位翻轉百分比等實驗數(shù)據(jù),并結合器件版圖以及單粒子效應電荷收集機制,對實驗結果進行了分析.

實驗結果表明,特征尺寸的減小以及工作電壓的降低,會導致器件單粒子翻轉飽和截面和翻轉閾值降低,且在離子徑跡覆蓋、電荷擴散和寄生雙極放大的共同作用下,離子入射后影響的SRAM 單元數(shù)量增多,器件多位翻轉比例增大;采用了全局阱接觸布放的28 nm SRAM 中寄生雙極放大效應增強,高LET 離子入射時多位翻轉拓撲圖形出現(xiàn)了n行×3 列的形狀,這使得同一字節(jié)內多個位發(fā)生MBU(multiple bit upsets)的概率增加,對以定時刷新加EDAC(error detection and correction)的加固技術提出了新的挑戰(zhàn)和要求;寄生雙極放大效應導致的單粒子翻轉再恢復,也為利用寄生雙極放大效應抑制單粒子翻轉提供了一種新的加固思路.