鞠久貴,成愛強
(中國電子科技集團公司第五十五研究所,南京 210016)
近年來,隨著GaN HEMT技術(shù)的進(jìn)步,大功率、高效率GaN功率放大器被研發(fā)出來,正逐步替代LDMOS器件。但是GaN器件在成熟度和性價比方面與LDMOS器件相比還有一定差距,LDMOS器件因其在低頻段具有高增益、大輸出功率、高性價比和高可靠性等特點,仍被廣泛應(yīng)用在導(dǎo)彈、雷達(dá)、通信等領(lǐng)域[1-3]。
國外對LDMOS器件的研究較早,很多公司如Freescale、NXP、Infineon等均擁有成熟的LDMOS生產(chǎn)線,且產(chǎn)品體系完善,比如在S波段已具有426 W大功率輸出功率管。國內(nèi)關(guān)于LDMOS的研究雖起步較晚,但也取得了很大的發(fā)展,在P、L波段也已形成系列化的產(chǎn)品,包括P波段450 W LDMOS器件[4]、1.2~1.4 GHz 600 W LDMOS器件[5]等。受限于國內(nèi)LDMOS芯片工藝平臺水平,S波段產(chǎn)品研制的報道并不多。本文基于南京電子器件研究所152.4 mm(6英寸)LDMOS技術(shù)平臺研制的高頻、高增益管芯,采用雙胞LDMOS管芯設(shè)計了一款2.7~3.1 GHz 130 W大功率高效功率放大器;對管芯進(jìn)行了優(yōu)化設(shè)計,利用負(fù)載牽引系統(tǒng)進(jìn)行管芯參數(shù)提取,設(shè)計了預(yù)匹配及外匹配電路,從而完成高頻LDMOS功率器件的研制。
LDMOS作為射頻微波器件,其工作原理是在輸入端施加激勵電壓信號Vg以控制器件的導(dǎo)通狀態(tài),在輸出端獲得一個受輸入信號影響的放大電流信號從而獲得需要的輸出功率。表征其微波特性的主要指標(biāo)是功率、效率、增益及可靠性,LDMOS芯片的等效電路模型如圖1所示[6-7]。
圖1 LDMOS芯片等效電路模型
通過研究發(fā)現(xiàn),LDMOS管芯的輸出功率主要與器件的工作電壓、芯片總柵寬、芯片的導(dǎo)通電壓相關(guān);增益主要由管芯的輸入電容Cgs、輸出電容Cds、反饋電容Cgd、跨導(dǎo)以及柵電阻Rg等決定;芯片的效率主要與源漏導(dǎo)通電阻和寄生電容相關(guān);芯片的可靠性主要表現(xiàn)為抗失配能力和抗靜電能力,抗失配能力主要涉及場板及漂移區(qū)設(shè)計,抗靜電能力需要進(jìn)行防靜電設(shè)計。
通過設(shè)計軟件初步計算可知,S波段、32 V工作電壓下,芯片的單位柵寬功率密度約為1.2 W/mm,為實現(xiàn)130 W的輸出功率,考慮到合成損耗、匹配損耗等因素,將芯片總柵寬設(shè)計為120 mm。但考慮到單個管芯柵寬越大,工藝研制難度越大,一致性難以控制,且阻抗過低會加大電路設(shè)計難度,故選用雙胞60 mm柵寬管芯合成結(jié)構(gòu),該芯片的尺寸為5000μm×1540μm,單指長度為480μm。
管芯和功率管的阻抗提取及微波性能評估通常采用負(fù)載牽引的方法,但對于大功率管芯和功率管,實部阻抗通常很小,50Ω牽引測試系統(tǒng)的阻抗覆蓋范圍有限,無法準(zhǔn)確測試其最佳匹配阻抗。利用切比雪夫變換電路設(shè)計了5Ω及10Ω兩套負(fù)載牽引夾具[9-10],選擇合理的介質(zhì)板材使得阻抗變換線的尺寸與被測件的端口尺寸保持對應(yīng),以盡量減小阻抗變換過程中的誤差。為了精確獲得被測件的特征阻抗,針對測試頻率設(shè)計了TRL校準(zhǔn)套件,對負(fù)載牽引夾具進(jìn)行去嵌處理。
最終利用5Ω負(fù)載牽引夾具對60 mm管芯進(jìn)行大功率負(fù)載牽引測試,管芯的輸出功率Pout、漏極效率(Eff)、增益(Gain)隨輸入功率Pin的變化情況如圖2所示,在頻率為3.1 GHz、漏極電壓為32 V、靜態(tài)電流為100 mA、脈寬為100μs、占空比為10%且為最佳效率匹配時,管芯的輸出功率為48.42 dBm,漏極效率為49.46%,增益為12.85 dB,此時管芯的輸入阻抗為0.6-j0.5,輸出阻抗為0.9+j0.9。
圖2 輸出功率、漏極效率、增益的變化曲線
由于管芯阻抗較小且需要兩胞并聯(lián),直接使用外匹配設(shè)計較難實現(xiàn)較好的寬帶性能,為方便匹配,需對器件進(jìn)行預(yù)匹配設(shè)計,輸入預(yù)匹配電路通常采用低通網(wǎng)絡(luò)來實現(xiàn),為保證帶寬,選用了兩級L-C-L的T型網(wǎng)絡(luò)結(jié)構(gòu),為減小匹配結(jié)構(gòu)尺寸,三級電感均采用直徑50μm的金絲電感等效,兩級電容均采用MOS電容實現(xiàn)。輸出預(yù)匹配電路采用金絲等效諧振電感與器件輸出電容諧振的方式實現(xiàn),輸出諧振一般調(diào)諧在頻帶的低端。通過參數(shù)提取得到器件所使用管殼的輸出端電容為3.46 pF,為了進(jìn)一步降低輸出阻抗虛部,提升輸出帶寬,在輸出端添加一級小電容增加匹配,器件的完整內(nèi)匹配原理圖及結(jié)構(gòu)圖如圖3所示。
圖3 器件內(nèi)匹配原理與結(jié)構(gòu)
預(yù)匹配設(shè)計完成后利用10Ω負(fù)載牽引夾具對預(yù)匹配電路進(jìn)行了測試及調(diào)試,測試條件為:脈寬100μs,占空比10%,漏極電壓32 V,靜態(tài)電流100 mA。最終測試得到2.7~3.1 GHz頻帶的P1dB壓縮點的最佳性能和輸入、輸出阻抗值如表1所示。
表1 預(yù)匹配后器件性能
可以看出,經(jīng)過預(yù)匹配設(shè)計后,器件的輸入輸出阻抗均得到了較大提升,而器件的增益、P1dB壓縮點的最佳性能稍有下降,屬于匹配合理損耗,預(yù)匹配設(shè)計滿足設(shè)計需求。
器件的外匹配電路設(shè)計采用器件的負(fù)載牽引阻抗結(jié)果,為實現(xiàn)全帶匹配,輸入輸出阻抗Z為50Ω,選擇高頻率點3.1 GHz的阻抗進(jìn)行匹配,同時為提升匹配效率,輸出阻抗點選擇在接近效率點的位置。在S波段,外匹配電路通常使用串聯(lián)階躍阻抗變化的微帶電路實現(xiàn),介質(zhì)板材料選用Rogers 6006,介電常數(shù)Er為6.15,厚度H為0.64 mm。首先通過ADS仿真軟件進(jìn)行了輸入輸出匹配電路的仿真設(shè)計,圖4為輸入匹配電路的ADS原理圖及仿真結(jié)果,仿真時利用參數(shù)優(yōu)化控件對電路進(jìn)行優(yōu)化設(shè)計,輸入設(shè)置的優(yōu)化變量為輸入駐波S(1,1),優(yōu)化目標(biāo)為S(1,1)≤-15 dB。圖5為輸出匹配電路的ADS原理圖及仿真結(jié)果,輸出設(shè)置的優(yōu)化變量為插入損耗S(2,1),優(yōu)化目標(biāo)為S(2,1)≥0.05 dB。仿真完成后生成了電路版圖,并添加偏置電路進(jìn)行進(jìn)一步優(yōu)化,最終完成了外匹配電路版圖的設(shè)計。
圖4 輸入匹配電路ADS原理及仿真結(jié)果
圖5 輸出匹配電路ADS原理及仿真結(jié)果
完成版圖加工后,對器件及電路進(jìn)行了微波測試調(diào)試,調(diào)試過程中對測試電路進(jìn)行了微調(diào),圖6為最終完成的器件及外匹配測試電路實物。在2.7~3.1 GHz頻率范圍、漏極電壓為32 V、工作脈寬為100μs、占空比為10%的條件下,全帶內(nèi)單管輸出功率達(dá)到130 W,增益達(dá)到了12.5 dB,漏極效率大于46%,功率管測試結(jié)果如圖7所示。對比表1中的負(fù)載牽引性能,電路測試結(jié)果略有下降,此為點頻性能到寬帶匹配的合理損耗。
圖6 器件及測試電路實物
圖7 全帶內(nèi)輸出功率、增益、漏極效率測試曲線
最后,利用紅外熱像儀對器件工作時的瞬態(tài)結(jié)溫進(jìn)行了測試,結(jié)果如圖8所示,在保證殼溫為70℃的情況下,實測結(jié)溫最高為92℃,計算得出放大器瞬態(tài)熱阻約為0.15 K/W,遠(yuǎn)低于器件可承受的最高工作結(jié)溫,熱設(shè)計滿足要求。利用抗失配器對器件進(jìn)行了全帶內(nèi)5∶1抗失配試驗,器件未出現(xiàn)損壞,驗證了器件在工程應(yīng)用中的穩(wěn)健性。
圖8 射頻瞬態(tài)結(jié)溫
基于南京電子器件研究所6英寸LDMOS技術(shù)平臺開發(fā)的60 mm功率管芯,利用大功率負(fù)載牽引平臺進(jìn)行了匹配結(jié)構(gòu)的設(shè)計和優(yōu)化。在2.7~3.1 GHz工作頻率、32 V工作電壓、100μs脈寬、10%占空比、7 W輸入功率的條件下,可實現(xiàn)輸出功率大于130 W,增益大于12.5 dB,漏極效率大于46%,為LDMOS在S波段大功率放大器的應(yīng)用和設(shè)計提供了一種良好的可行性方案。