鄒順，王玉山

（華東電子工程研究所，安徽 合肥 230031）

0 引言

面對當前日益復(fù)雜多變的戰(zhàn)場電磁環(huán)境，電磁頻譜作戰(zhàn)迫切需要構(gòu)建泛在、透徹電磁態(tài)勢感知網(wǎng)。電磁頻譜泛在感知要求電子偵察設(shè)備具備小型化、低功耗、低成本的特點［1-3］，能夠分布式前出實現(xiàn)對寬頻段、大帶寬、具備低截獲特征的輻射源的高概率、高精度實時偵察截獲。其中，高集成小型化電子偵察設(shè)備的設(shè)計是達成電磁頻譜泛在感知的關(guān)鍵。微系統(tǒng)技術(shù)具有高集成度、微小型化、低功耗、高可靠性、高效率等優(yōu)點。微系統(tǒng)技術(shù)上的新材料、新方法、新工藝等技術(shù)變革必將對電磁頻譜泛在感知裝備的研發(fā)和制造帶來顛覆性影響，微系統(tǒng)集成是研制通用寬帶小型化電子偵察設(shè)備的重要手段［4］。

寬帶小型化電子偵察設(shè)備在一個微小尺寸的數(shù)字微系統(tǒng)器件上實現(xiàn)了超寬帶數(shù)字采集、信號預(yù)處理與傳輸、數(shù)據(jù)實時處理與數(shù)據(jù)存儲等功能。與傳統(tǒng)寬帶電子偵察裝備的板卡集成方式不同，數(shù)字微系統(tǒng)高集成設(shè)計中計算資源和功耗必然有限，需要開展低功耗高效率偵察處理架構(gòu)研究，構(gòu)建以任務(wù)為目標的實時處理能力和架構(gòu)體系，解決有限算力條件下寬帶電子偵察邊緣實時處理需求。

1 一種基于頻譜稀疏感知的自適應(yīng)信道化處理架構(gòu)

目前，各種不同類型電子偵察裝備普遍工作在30 MHz～40 GHz頻段范圍內(nèi)，在該頻段范圍內(nèi)存在大量的雷達、通信、導(dǎo)航輻射源信號，每一種信號的頻點、帶寬、信號樣式均不相同，構(gòu)成了非常復(fù)雜的電磁環(huán)境。而戰(zhàn)場上各種軍用輻射源的抗截獲性能不斷提升，這些對偵察接收機的系統(tǒng)性能提出了更高的要求，如更寬的偵察頻段、更大的動態(tài)范圍、更高的靈敏度等。隨著商業(yè)頻譜需求的增長、頻譜資源的共享和擁塞，寬帶電子偵察接收機所面臨的電磁頻譜環(huán)境也愈發(fā)復(fù)雜。

頻域?qū)掗_信道化接收機具有高截獲概率、高靈敏度、高頻率分辨率特性和對同時到達信號的適應(yīng)性，其性能特點可有效應(yīng)對現(xiàn)代高密度的信號環(huán)境。近年來模/數(shù)轉(zhuǎn)換器（ADC）的采樣頻率得到了飛速提升，最高采樣率達到了10 GHz以上。高速ADC在大幅拓寬數(shù)字接收機瞬時帶寬的同時，也為數(shù)字存儲和處理能力帶來更大的挑戰(zhàn)。數(shù)字接收機的信道化處理主要由可編程邏輯列陣（FPGA）芯片及專門程序來實現(xiàn)。在10 GHz采樣率下，以目前FPGA的容量和速度，尚難以實現(xiàn)傳統(tǒng)的數(shù)字信道化處理。為此，應(yīng)研究進一步降低FPGA的資源占用和處理功耗的處理架構(gòu)和算法。

偵察接收機的偵收對象大多數(shù)是脈沖信號，即使在復(fù)雜的戰(zhàn)場條件下仍可認為是時域稀疏信號，其在時間軸上的分布是不均勻的：某些時刻密集，不同脈沖相互靠近甚至重疊；某些時刻稀疏，脈沖間相隔較遠。根據(jù)脈沖信號在時域和頻域上的稀疏特性，這里提出一種基于單比特頻譜稀疏感知的自適應(yīng)信道化處理方案，可有效降低對FPGA處理資源的占用，處理架構(gòu)如圖1所示。

圖1中，ADC采樣數(shù)據(jù)進入FPGA后分為2路，一路進入頻譜感知處理模塊進行頻譜計算和檢測，實時監(jiān)測和跟蹤輸入的頻譜分布情況，并引導(dǎo)帶通濾波器組進行信道化濾波；另一路經(jīng)延遲線補償頻譜監(jiān)測處理延遲及增加脈前保護時間，再輸入帶通濾波器組實現(xiàn)信道化濾波。帶通濾波器的中心頻率和帶寬均根據(jù)頻譜感知模塊的測量結(jié)果設(shè)置，并可隨頻譜測量結(jié)果變化以實現(xiàn)對頻率滑變信號的跟蹤濾波。對濾波后的采樣數(shù)據(jù)進行包絡(luò)檢波并提取脈沖數(shù)據(jù)進行參數(shù)測量。最后，經(jīng)編碼器組成脈沖描述字（PDW）輸出到后續(xù)的情報處理單元。

圖1 基于頻譜感知的信道化處理方案

采用基于頻譜感知的自適應(yīng)信道化處理架構(gòu)，減少了覆蓋全頻帶所需的信道個數(shù)，從而節(jié)省了處理資源。在4 GHz的瞬時帶寬條件下，傳統(tǒng)信道化處理方法通常需要劃分為約200 個信道進行并行處理。而本方案根據(jù)實際信號環(huán)境中同時到達脈沖信號的個數(shù)，一般只需要設(shè)計6～10個信道即可適應(yīng)絕大多數(shù)的情況。另一方面，信道化濾波器采用可調(diào)諧式設(shè)計，能適應(yīng)寬帶調(diào)頻信號的頻率變化，避免了傳統(tǒng)信道化的跨信道信號分裂問題。

由于FPGA工作主頻遠小于ADC的采樣頻率，ADC數(shù)據(jù)通常以低速率數(shù)據(jù)時鐘、并行多路的方式輸入。例如，9.6 GHz采樣率下ADC數(shù)據(jù)以200 MHz數(shù)據(jù)時鐘，分48路輸入FPGA進行處理。FPGA需并行處理48路數(shù)據(jù)，相應(yīng)至少需要48倍的處理資源。為降低處理資源，一方面在頻譜感知算法上采用單比特接收機技術(shù)，僅利用ADC數(shù)據(jù)的符號位計算信號頻譜，成倍降低計算量和FPGA資源；另一方面，在信道化帶通濾波器設(shè)計上采用基于遞歸算法的時頻濾波器，通過遞歸算法的“記憶”效應(yīng)減少濾波處理中的重復(fù)計算，與FIR濾波器相比所需的FPGA資源更少。

2 單比特寬頻帶頻譜稀疏實時感知技術(shù)

僅利用ADC數(shù)據(jù)的最高位頻譜計算時，實質(zhì)上是利用了單比特數(shù)字接收機的測頻原理。其優(yōu)勢在于既能降低超寬帶電子戰(zhàn)接收機的實現(xiàn)難度，又能較完整保留信號的頻率信息。

根據(jù)DFT計算式，基于ADC符號位的單比特采樣信號的頻譜計算式為：

由于單比特采樣只有0和1兩種數(shù)據(jù)，實際并不需要進行乘法運算，只需要用帶加減法控制的累加器對頻率旋轉(zhuǎn)因子e-jωn進行累加即可實現(xiàn)DFT算法。算法實現(xiàn)結(jié)構(gòu)如圖2所示。

圖2 單比特DFT算法實現(xiàn)原理

信號頻譜感知處理將信號劃分時間片分別計算DFT，相鄰時間片之間有一定的重疊以保證跨時間片的脈沖信號DFT處理增益不降低。合并頻譜更新周期內(nèi)的多個時間片的DFT數(shù)據(jù)后進行譜峰分析和頻譜參數(shù)提取，建立信道進行跟蹤濾波。單比特頻譜稀疏感知處理原理如圖3所示。

圖3 頻譜感知處理原理框圖

單音信號0 dB信噪比條件下，仿真對比單比特DFT與原始信號的DFT計算結(jié)果，如圖4所示。從仿真結(jié)果可見，單音信號的單比特DFT與原始信號的DFT計算結(jié)果相差很小，單比特DFT的噪底稍有抬高。

圖4 單音信號單比特DFT性能

等幅的雙音信號在0 dB信噪比條件下進行仿真，DFT計算結(jié)果如圖5所示。從仿真結(jié)果可見，單比特DFT與原始信號的DFT計算結(jié)果相差很小，能正確區(qū)分2個頻率分量。

圖5 等幅雙音信號單比特DFT性能

雙音信號幅度相差6 dB情況下進行仿真，得到DFT計算結(jié)果如圖6所示。從仿真結(jié)果可見，與原始信號的DFT相比，單比特DFT計算結(jié)果中出現(xiàn)了一些雜散頻譜分量?？梢?，信號的單比特頻譜在多音條件下動態(tài)范圍會有所損失。

圖6 非等幅雙音信號單比特DFT性能

多音輸入情況下，若單比特頻譜的雜散分量被誤檢出來并進行信道化濾波，則濾波后再檢測時將檢測不到信號，從而可濾除誤檢信號。

3 基于遞歸算法的時頻自適應(yīng)信道化濾波技術(shù)

時頻自適應(yīng)濾波器可根據(jù)頻譜感知的引導(dǎo)參數(shù)重構(gòu)濾波器對時變信號進行跟蹤濾波，其原理基于短時傅里葉變換（STFT）和逆變換。由于STFT有遞歸算法，利用該算法可減少重復(fù)計算，節(jié)省FPGA處理資源。

將時頻濾波算法分解后的帶通濾波處理流程可描述為：利用信道中心頻率對輸入信號進行下變頻、對零中頻進行低通濾波、根據(jù)信道中心頻率低通后信號上變頻恢復(fù)波形。時頻自適應(yīng)帶通濾波器的實現(xiàn)原理如圖7所示。

圖7 時頻自適應(yīng)濾波器原理圖

在跟隨信道參數(shù)的變化實現(xiàn)跟蹤濾波處理時，為保持波形輸出的連續(xù)性，應(yīng)提前設(shè)置新濾波器對信號進行濾波。因此，信道化帶寬濾波器由2個相同結(jié)構(gòu)的并行濾波通道組成，分別工作在新舊2組濾波參數(shù)上，通過切換2個帶通濾波通道的輸出實現(xiàn)頻譜跟蹤濾波。其中，每個濾波通道均有N個均值濾波器，分別對應(yīng)N種帶寬的低通濾波器（LPF）。根據(jù)信道帶寬選擇其中一個LPF輸出。上、下變頻本振根據(jù)信道中心頻率和信道帶寬由直接數(shù)字頻率合成器（DDS）計算產(chǎn)生。DDS包含3組ROM存儲器，產(chǎn)生信道中心f、頻偏df（等于信道帶寬的1/4）和2df三種本振波形，用于對信號在f、f±df和f±2df五個頻點上進行下變頻和上變頻處理。信號首先在頻率f上變頻，變頻信號再分別變頻±df和±2df得到共5個頻點上的變頻結(jié)果。

均值濾波器采用遞歸算法實現(xiàn)以節(jié)省FPGA資源。遞歸濾波器由減法器、累加器和延遲線組成，其結(jié)構(gòu)如圖8所示。

圖8 遞歸濾波器算法結(jié)構(gòu)

由多個帶通濾波器構(gòu)成的自適應(yīng)信道化處理結(jié)構(gòu)可對同時到達脈沖進行分離濾波，獲得正確的脈沖測量參數(shù)。仿真中，輸入的是同時到達的線性調(diào)頻雷達信號與常規(guī)雷達信號所合成的信號，由于線性調(diào)頻信號具有較寬的帶寬，其頻譜與常規(guī)信號的頻譜容易出現(xiàn)重疊。但在時頻平面上，2個信號分量沒有重合或僅少部分重合，因此可通過跟蹤濾波器將其分離出來。同時到達信號及其時頻分布如圖9所示。

圖9 同時到達信號及其時頻分布

以上輸入信號經(jīng)頻譜感知檢測到2個信號的頻譜分量，分別設(shè)置2個信道化帶通濾波器進行濾波分離。對于常規(guī)信號，帶通濾波器的中心頻率基本保持不變化；對于線性調(diào)頻信號，由于頻譜感知測量得到的信號頻率不斷滑變，帶通濾波器的中心頻率也相應(yīng)地隨之變化，實現(xiàn)對調(diào)頻信號的時變跟蹤濾波。通過信道化濾波處理，得到2個信號分量的時頻分布如圖10所示。

圖10 時頻濾波分離出的2個信號分量

以上情形，若以傳統(tǒng)的多相濾波器進行處理，取較窄信道處理時線性調(diào)頻信號將會出現(xiàn)分裂，取較寬信道處理則無法分離出2個信號。而利用時頻濾波算法從時頻域上可以有效分離時域、頻域都混疊的2個信號，且盡可能濾除噪聲分量，使恢復(fù)后信號波形與傳統(tǒng)信道化處理相比達到更高的信噪比水平。

4 結(jié)束語

傳統(tǒng)的寬帶數(shù)字信道化偵察接收機為了提高頻域截獲概率，通常需要對全部信道并行處理，資源需求量巨大，基于微系統(tǒng)集成的寬帶小型化電子偵察接收機的處理資源難以滿足要求。本文提出的“頻譜稀疏感知+自適應(yīng)信道化”的電子偵察處理架構(gòu)，利用了輻射源信號在頻域和時域上的稀疏特性，在基于單比特處理的頻譜稀疏感知基礎(chǔ)上，只對有信號的信道和時間片段進行處理，不僅極大地降低了處理資源的需求，而且保證了信號的完整性，提高了對復(fù)雜體制雷達信號的參數(shù)測量精度。本文提出的偵察處理架構(gòu)可廣泛應(yīng)用于算力有限，而處理能力要求更高的高集成小型化寬帶電子偵察接收機。