張 飛，曹智慧，葉 坤，于天新，湯正波

（中科芯集成電路有限公司，江蘇 無錫 214072）

1 引言

數(shù)字移相器[1-2]是在輸入和輸出信號之間的相位偏移量為特定離散值的裝置?？刂齐妷旱脑肼暭皽囟茸兓瘜?shù)字移相器的工作性能影響較小，所以數(shù)字移相器受到科研工作者的關(guān)注并得到了迅速的發(fā)展。

本文設(shè)計完成了一款S波段集成數(shù)字驅(qū)動器的6位數(shù)字移相器，移相單元的電路結(jié)構(gòu)設(shè)計提升了移相精度、降低了散射系數(shù)，實現(xiàn)了移相器的低插入損耗和高精度。

2 移相器工作原理

移相器能夠?qū)斎搿⑤敵龆丝诘南辔蛔龀稣{(diào)整，相位調(diào)整呈現(xiàn)出來的相移量便是移相器的性能指標(biāo)，與之相關(guān)的相移精度更是關(guān)鍵。在外部電壓控制下，移相器電路工作在不同狀態(tài)，這便會使輸入/輸出端口的相位發(fā)生偏移，實現(xiàn)相移目標(biāo)。本文設(shè)計的6位數(shù)字移相器的6個移相單元按45°/90°/5.625°/11.25°/180°/22.5°順序級聯(lián)，產(chǎn)生以5.625°步進的64種相移狀態(tài)。

該移相器控制信號電壓Vc為－5 V和0 V（Vc=－5 V時，Vc=0 V；Vc=0 V時，Vc=－5 V）。數(shù)字移相器中的移相單元電路采用高低通和全通網(wǎng)絡(luò)結(jié)構(gòu)。本設(shè)計中，單刀雙擲開關(guān)（SPDT）采用串并聯(lián)結(jié)構(gòu)[3]，其目的是提高控制網(wǎng)絡(luò)之間的隔離度，減少不同狀態(tài)下移相單元之間的交叉干擾，進而提高電路的移相精度。此外，為避免信號在控制端泄露，移相器柵極電路中串入了大電阻。

3 電路設(shè)計

3.1 移相單元設(shè)計

3.1.1 45°、90°移相單元

45°、90°移相單元采用的高低通電路拓撲結(jié)構(gòu)如圖1所示[4]。電路中采用串聯(lián)大管芯開關(guān)、并聯(lián)小管芯開關(guān)到地的電路結(jié)構(gòu)。為在提高隔離度的同時降低插入損耗，單元最終采用3階高低通電路結(jié)構(gòu)。Vc為0 V時，Q1、Q2、Q7、Q8開，Q3、Q4、Q5、Q6關(guān)，電路工作在低通狀態(tài)下，相位延遲隨頻率的增加而增大；Vc為－5 V時，Q3、Q4、Q5、Q6開，Q1、Q2、Q7、Q8關(guān)，電路工作在高通狀態(tài)下，相位超前隨頻率的增加而減小。在高低通網(wǎng)絡(luò)狀態(tài)之間切換時，低通網(wǎng)絡(luò)的相位延遲將補償高通網(wǎng)絡(luò)的相位超前。在寬頻帶內(nèi)，這種結(jié)構(gòu)的移相單元能實現(xiàn)更平坦的相位頻率響應(yīng)。

圖1 高低通電路拓撲結(jié)構(gòu)

3.1.2 180°移相單元

180°移相單元采用的5階高低通電路拓撲結(jié)構(gòu)如圖2所示。如果增加并聯(lián)到地的開關(guān)來提高隔離度，該單元電路的插入損耗將增加，這并不滿足低插入損耗的設(shè)計要求。因此，該單元電路中不使用并聯(lián)到地的開關(guān)結(jié)構(gòu)。Vc為0 V時，Q9、Q10開，Q11、Q12關(guān)，電路工作在低通狀態(tài)下；Vc為－5 V時，Q11、Q12開，Q9、Q10關(guān)，電路工作在高通狀態(tài)下。

圖2 5階高低通電路拓撲結(jié)構(gòu)

3.1.3 5.625°、11.25°和22.5°移相單元

5.625 °、11.25°和22.5°移相單元采用的T型全通電路拓撲結(jié)構(gòu)如圖3所示[6-8]。Vc為0 V時，電路工作在參考狀態(tài)，Q13、Q14開，諧振電路由L3與Q15關(guān)斷電容構(gòu)成；Vc為－5 V時，電路工作在移相狀態(tài)，Q13、Q14關(guān)，L1、L2與Q13形成移相網(wǎng)絡(luò)。Q15可以提高移相狀態(tài)下的隔離度，進而使電路的移相精度得到改善。

圖3 T型全通電路拓撲結(jié)構(gòu)

3.2 靜電防護電路設(shè)計

為確保器件的可靠性，靜電敏感器件必須增強抗靜電能力。本文選擇在輸入端口搭配如圖4所示的靜電防護電路來增強抗靜電能力。該靜電防護電路可防1000 V的靜電，使得芯片整體的可靠性得到加強。

圖4 靜電防護電路

3.3 移相精度

移相精度受開關(guān)隔離度影響，開關(guān)隔離度越高，移相單元電路的隔離度越高，電路的移相精度也越高。為提高移相單元的隔離度，可以使用小管芯開關(guān)串聯(lián)電路結(jié)構(gòu)或大管芯開關(guān)串聯(lián)且并聯(lián)小管芯開關(guān)到地的電路結(jié)構(gòu)。3種狀態(tài)下的開關(guān)隔離度（4×100μm開關(guān)管芯、8×100μm開關(guān)管芯、8×100μm開關(guān)管芯且并聯(lián)4×25μm開關(guān)管芯到地）如圖5所示。從圖5可以看出，4×100μm小管芯和8×100μm大管芯并聯(lián)4×25μm小管芯到地[4-5]2種狀態(tài)下電路的隔離度更高。

圖5 開關(guān)隔離度比較

移相單元電路在隔離度提高的同時，其插入損耗是在增加的。因此在提高電路隔離度的同時，電路設(shè)計還需兼顧降低插入損耗的要求。在圖1所示的高低通電路拓撲結(jié)構(gòu)中，相較于使用小管芯開關(guān)的電路結(jié)構(gòu)，選擇使用大管芯開關(guān)串聯(lián)且小管芯開關(guān)并聯(lián)到地的電路結(jié)構(gòu)能夠?qū)⑿孤兜男盘柸拷拥?，可提高開關(guān)隔離度，進而提高移相單元的移相精度，這種結(jié)構(gòu)在降低電路的插入損耗上也存在優(yōu)勢。

在圖3所示的全通電路拓撲結(jié)構(gòu)中，當(dāng)電路工作在移相狀態(tài)時，在與電路其他元件無阻隔的情況下，L1、L2與Q13的寄生電容構(gòu)成諧振電路。Q14可以隔離信號與Q15、L3通道，避免形成諧振，從而使電路穩(wěn)定工作且提高電路在寬頻帶的移相精度[6,9]。

3.4 數(shù)字驅(qū)動器設(shè)計

電平轉(zhuǎn)換電路、并行寄存器和輸出緩沖等構(gòu)成了數(shù)字驅(qū)動器。數(shù)字驅(qū)動器可以將單信號電平轉(zhuǎn)換為2個電平值反相的控制電平。在數(shù)字移相器電路中，多個開關(guān)的通斷狀態(tài)需要用電平信號加以控制，使用數(shù)字驅(qū)動器便能夠減少數(shù)字移相器控制端的數(shù)目。

數(shù)字驅(qū)動器功能的具體實現(xiàn)過程如下：首先，晶體管-晶體管邏輯電路（TTL）的電平信號輸入后，經(jīng)過電平移位至由2組增強型/耗盡型（E/D）反相放大器級聯(lián)構(gòu)成的放大器電路中，此時信號得到小幅的放大；然后該信號分為2路，一路進入1個E/D反相放大器的放大電路，另一路進入由2個E/D反相放大器級聯(lián)構(gòu)成的放大電路；最終，E/D反相放大器端口輸出TTL電平的反相信號，而另一端口則輸出TTL電平的正相跟隨信號。

3.5 級聯(lián)設(shè)計及散射優(yōu)化

仿真移相單元電路時，需盡量使輸入、輸出的回波損耗均大于20 dB，這樣在移相單元級聯(lián)的時候，單元間相互影響較小，級聯(lián)后對整體電路的性能影響小。此外，級聯(lián)的原則是將駐波比最好的單元放置在電路兩端，駐波比最差的單元放置在中間。本設(shè)計中移相器按45°/90°/5.625°/11.25°/180°/22.5°的順序級聯(lián)。由于高低通網(wǎng)絡(luò)、全通網(wǎng)絡(luò)單元級聯(lián)間有較大的失配，電路設(shè)計中采用微帶匹配結(jié)構(gòu)來調(diào)和匹配，從而抑制級聯(lián)散射，實現(xiàn)更低的插入損耗[10]。

4 測試結(jié)果分析與討論

芯片設(shè)計采用0.25μm GaAs贗配高電子遷移率晶體管（PHEMT）工藝，開關(guān)的控制電壓為0 V和－5 V，芯片尺寸為2.44 mm×1.52 mm。S波段6位移相器芯片如圖6所示。

圖6 S波段6位移相器芯片

該6位數(shù)字移相器具有64種移相狀態(tài)，相位狀態(tài)的測試結(jié)果如圖7所示。相位均方根誤差（移相精度）計算公式為：

圖7 移相器的64種相位狀態(tài)實測結(jié)果

其中，εi是第i個相移狀態(tài)時相移實測值和理想值之間的誤差，N為相移狀態(tài)數(shù)。移相器的相位均方根誤差如圖8所示，實測最大值為4°，最小值為0.667°。

圖8 移相器實測與仿真的相位均方根誤差

移相器的插入損耗受開關(guān)的影響，也受電路中無源器件插入損耗的影響。移相器全態(tài)（64種相移狀態(tài)）下插入損耗和幅度波動的實測結(jié)果如圖9、10所示。在工作頻率內(nèi)，其插入損耗小于4 dB，幅度波動小于0.8 dB。移相器全態(tài)下輸入駐波和輸出駐波的實測結(jié)果如圖11、12所示。在工作頻帶內(nèi)，其電壓駐波比小于1.4。

圖9 全態(tài)插入損耗實測結(jié)果

圖11 全態(tài)輸入駐波實測結(jié)果

本文設(shè)計的6位移相器與其他文獻中移相器性能的對比如表1所示。

表1 相關(guān)產(chǎn)品性能對比

圖10 全態(tài)幅度波動實測結(jié)果

圖12 全態(tài)輸出駐波實測結(jié)果

5 結(jié)論

本文設(shè)計的數(shù)字移相器工作頻段為2.3～3.8 GHz，采用0.25μm GaAs PHEMT工藝，芯片尺寸為2.44 mm×1.52 mm。在工作頻段內(nèi)，該數(shù)字移相器最大相位均方根誤差為4°，插入損耗小于4 dB，輸入輸出電壓駐波比小于1.4。該芯片滿足低損耗、高精度、小尺寸的設(shè)計和應(yīng)用要求。