聶聰聰，李永紅，岳鳳英

（1.中北大學 儀器與電子學院，太原 030051；2.中北大學 電氣與控制工程學院，太原 030051）

隨著科技飛速的創(chuàng)新，各類集成芯片的制造工藝也越來越高，各種高集成度、性能強大、結構復雜的DSP 芯片的生產也不是十分的困難，但接踵而來的便是芯片生產制造過程中各項性能指標測試變得越來越麻煩，且成本也逐漸升高[1]。芯片測試的目的是在較短的時間內發(fā)現該款芯片更多的不足之處或者證明沒有缺陷，市場上芯片測試的方法有scan、BIST、端口測試模式，以及基于FPGA、Linux 系統(tǒng)、LabVIEW 等設計的測試系統(tǒng)，目前常用的是ATE測試平臺，對待測芯片的對應端口施加激勵，觀察輸出端口的值，與理想值進行比較來判斷芯片的各項功能是否正常[2]。但是這種ATE 測試機價格昂貴、不方便移動，而且芯片測試過程中無法使用傳統(tǒng)的軟件調試手段[3-4]。所以，一套高效、低成本和配置可調的測試方法來檢測DSP 芯片成為了亟待解決的問題。本文基于美國NI 公司設計的一種虛擬以及軟件（LabVIEW）作為上位機對DSP 芯片進行總體的測試，使用CCStudio v3.3 軟件進行數字處理芯片各項算法的測試。在保證測試結果準確的前提下，很好地降低了芯片測試所需時間和成本[5-7]。

1 測試系統(tǒng)的總體結構

待測DSP 芯片的指標測試系統(tǒng)的總體結構框圖如圖1所示，整個系統(tǒng)由被測芯片、上位機軟件、程控電源、電子負載、實際負載、六位半萬用表、示波器、信號源、驅動板、熱電偶、環(huán)境測試試驗箱等組成。通過上位機對這些儀器設備進行控制，儀器設備通過GPIB 總線或者RS485 與上位機進行通信。

圖1 測試系統(tǒng)結構圖Fig.1 Test system structure diagram

芯片指標測試系統(tǒng)需要產生的直流電源電壓為28 V、5 V 和3.3 V，28 V 和3.3 V 電壓由程控電源提供，5 V 由28 V 經驅動板上的降壓模塊提供，5 V 是為驅動板上的繼電器模塊提供參考電壓。這些硬件設施負責產生測試信號，采集待測芯片施加相應激勵后的響應信號，接收軟件測試平臺的測試向量，完成通信協議的分析和處理然后向上位機發(fā)送測試得到數據[8]。

2 DSP 芯片簡介和各項指標測試方法

2.1 芯片簡介

本次測試的是一款兼容SMJ320C6701-SP 的DSP 芯片。該款兼容芯片工作電源電壓I/O 為3.3 V，內核1.9 V；工作頻率160 MHz；溫度范圍-55 ℃～125 ℃；典型功耗小于1.5 W；片內存儲器大于1 Mbit；峰值運算能力1280 MIPS，960MFLOPS[9]。該款兼容DSP 芯片包含程序存儲器和數據存儲器，片內存儲一方面為DSP 內核提供指令，也能提供CPU 的內核與外部的接口功能，其程序存儲器的總容量為64 KB。該款兼容芯片的片內還有許多的集成外設，例如四通道DMA 控制器、2 個32 位通用定時器等。

2.2 芯片指標測試方法

該款SMJ320C6701-SP 的兼容芯片主要待測指標有運算能力測試、電流閉環(huán)性能測試、速度閉環(huán)性能測試、位置閉環(huán)性能測試和讀寫時序特性、器件溫升測試[10]。

2.2.1 FOC 浮點運算性能驗證

DSP 外接編碼器和兩路AD 轉換器，DSP 在不同工作主頻下運行浮點FOC 算法，每次運算前和完成后都將GPIO 進行反相，利用示波器測量GPIO 輸出波形的寬度，算法中包含速度計算、park 變換、逆park 變換、PID 控制器、空間矢量發(fā)生器等模塊，結構如圖2所示。測試方法為加載測試DSP 微處理器測試程序，連續(xù)運行程序。利用示波器表筆監(jiān)測測試點上T1NP0_Z 信號的間隔周期。

圖2 電機控制FOC 算法框圖Fig.2 Motor control FOC algorithm block diagram

2.2.2 電流閉環(huán)性能測試、速度閉環(huán)性能測試、位置閉環(huán)性能測試

加載對應項的測試程序，連續(xù)運行程序，利用示波器表筆監(jiān)測TX2 測試點上信號的間隔周期。電流閉環(huán)頻率性能測試，監(jiān)測TX2 測試點上信號的間隔周期，并判斷測試點上T1NP0_Z 信號的間隔周期125 μs，留一定裕度，判斷電流環(huán)閉環(huán)控制頻率是否大于8 kHz；速度閉環(huán)頻率測試，利用示波器表筆監(jiān)測TX2 測試點上信號的間隔周期，判斷速度環(huán)閉環(huán)控制頻率是否大于2 kHz；位置閉環(huán)頻率性能測試，利用示波器表筆監(jiān)測TX2 測試點上信號的間隔周期，判斷測試點上T1NP0_Z 信號間隔周期2 ms，且預留一定裕度，判斷位置環(huán)閉環(huán)控制頻率是否大于500 Hz。部分試驗測試程序如圖3所示。

圖3 位置閉環(huán)和速度閉環(huán)部分程序Fig.3 Position closed loop and velocity closed loop part of the program

2.2.3 DSP 讀寫時序特性測試

EMIF 接口測試，在相應位寬模式下進行讀寫，對讀寫時序參數進行修改后，進行數據讀寫測試；對外部存儲空間分別進行多次隨機地址讀寫；然后進行連續(xù)全地址掃描讀寫等操作。內存存儲器測試是對內部SRAM 空間進行讀寫操作，通過多個隨機地址讀寫、連續(xù)地址讀寫等操作測試內嵌存儲功能。DMA 測試在100 MHz 頻率點進行測試。方法為DMA 主要功能就是進行數據的搬移，配置DMA 相關寄存器，設置源地址、目的地址、數據傳輸方式等，在源地址先預寫數據，之后開啟DMA 操作，在DMA 操作完成之后，讀取目的地址的數據并與源地址數據比較，通過判斷數據是否一致，證明DMA 工作是否正常。

2.2.4 環(huán)境適應性指標測試

環(huán)境穩(wěn)定性包括熱循環(huán)和熱真空，主要測量芯片溫升，主要目的是為提高芯片在惡劣環(huán)境下運行的可靠性。熱循環(huán)試驗是在正常環(huán)境壓力，溫度為-30 ℃～65 ℃，溫變速率為3 ℃/min～5 ℃/min。熱真空試驗是在真空環(huán)境下壓力優(yōu)于6.65×10-3Pa，試驗溫度為-30 ℃～65 ℃；溫變速率不小于1 ℃/min，最低不應低于0.5 ℃/min。一個完整的熱循環(huán)試驗工況圖如圖4所示。

圖4 一個完整熱循環(huán)工況圖Fig.4 A complete thermal cycle diagram

3 測試系統(tǒng)軟件設計與硬件設計

3.1 軟件設計

LabVIEW 是一款基于圖像化的編程軟件，其程序的編寫類似于流程圖的構建，具有很好的邏輯性。本文采用其進行系統(tǒng)總體控制程序的編寫，利用實驗室常見的儀器設備搭建了一個完備的測試系統(tǒng)。使用LabVIEW 編寫溫升測試主程序，控制面板如圖6所示。熱循環(huán)和熱真空芯片溫升的上位機設置有16 通路，其可以同時測量16 款芯片的溫升，可通過改變上位機程序增加測量通路。在基于LabVIEW的上位機中文本語言的優(yōu)勢，本文基于C 語言的程序設計規(guī)范開發(fā)了特定功能程序數據儲存模塊。將采到的數據以Excel 文件的形式存放在上位機設定的文件夾中，實現實時自動記錄。對于DSP 芯片算法部分的測試代碼是基于CCStudio 編寫的，它是針對芯片測試開發(fā)的全面IDE，能夠很好的滿足各項復雜的需求。

圖5 芯片溫升主程序Fig.5 Chip temperature rise main program

圖6 芯片溫升上位機界面Fig.6 Chip temperature rise upper computer interface

3.2 硬件設計

該款兼容SMJ320C6701-SP 的DSP 芯片，是已經集成在一張板卡上，本次試驗是測多個不同的芯片，本文只把DSP 芯片測試拿出來做單獨的介紹，該款芯片與外圍芯片的連接電路結構圖如圖7所示。待測芯片為DSP，其余的如FPGA、SRAM、兩塊H 橋驅動芯片等為外圍芯片。該系列DSP 芯片的最小系統(tǒng)連接電路圖如圖8所示。在板卡設計之初便留有引出的引腳可供測試使用。

圖7 芯片外圍結構圖Fig.7 Chip peripheral structure diagram

圖8 DSP 芯片最小系統(tǒng)連接框圖Fig.8 DSP chip minimum system connection block diagram

4 試驗結果

通過對DSP 芯片的FOC 浮點運算性能驗證，得到其閉環(huán)頻率為947 Hz 對應的周期為1.055 ms滿足指標要求。電流閉環(huán)（頻率）性能驗證，測試得到其閉環(huán)頻率為160 kHz 對應時間周期為62.2 μs滿足該款芯片的指標要求。速度閉環(huán)（頻率）性能驗證，測試得到其閉環(huán)頻率為3.87 kHz 對應時間周期為258 μs 滿足該款芯片的指標要求。位置閉環(huán)（頻率）性能驗證，測試得到其閉環(huán)頻率為974 Hz 對應時間周期為1.055 ms 滿足該款芯片的指標要求。

DSP 讀寫時序特性測試，測試得到該款器件的讀寫時序特性測試結果如表1所示，其DMA 測試圖如圖9所示，內存測試圖如圖10所示，經測試該款DSP 芯片的DMA 和內存達到了理想指標要求。熱循環(huán)的芯片溫升曲線如圖11所示，熱真空的芯片溫升如圖12所示。芯片溫升波形中的凸起或凹陷是芯片試驗過程中上電和斷電的點，進行了3 次低溫啟動和3 次高溫啟動，在開始的一個和倒數的兩個循環(huán)應進行低溫和高溫啟動，同時進行數據的采集和記錄。熱循環(huán)試驗如圖13所示，熱真空試驗如圖14所示，常態(tài)進行各項指標測試的試驗圖如圖15所示。

表1 DSP 讀寫時序特性測試表Tab.1 Test table of DSP read and write timing sequence characteristics

圖9 DMA 測試圖Fig.9 DMA test pattern

圖10 內存測試圖Fig.10 Memory test diagram

圖11 熱循環(huán)芯片溫升曲線Fig.11 Thermal cycle chip temperature rise curve

圖12 熱真空芯片溫升曲線Fig.12 Temperature rise curve of thermal vacuum chip

圖13 熱循環(huán)試驗圖Fig.13 Thermal cycle test diagram

圖14 熱真空實驗圖Fig.14 Diagram of a thermal vacuum experiment

5 結語

芯片性能指標測試是保證芯片質量的關鍵步驟，提高芯片測試的準確性、大大地減少了測試過程中的成本消耗、減少芯片指標測試所需時間是該套系統(tǒng)設計的主要目標。本文根據實際項目需求，設計了一款兼容SMJ320C6701-SP 的DSP 芯片的測試系統(tǒng)。完成芯片硬件測試平臺的設計與制作，采用虛擬儀器開發(fā)平臺LabVIEW 完成了上位機搭建，使用CCStudio v3.3 進行相關算法程序的編寫。經實際應用其測試精度達到芯片數據手冊的要求，滿足此次芯片測試的需求。此系統(tǒng)經相應的修改可以使用到類似芯片的指標測試中。