薛偉釗，張會新，郭瑞卿，白 嘉，嚴 帥，郭 沖

(1.中北大學儀器與電子學院，山西太原 030051；2.西安電子科技大學電子工程學院，陜西西安 710071；3.北京宇航系統(tǒng)工程研究所，北京 100076)

0 引言

在國防、航天等領(lǐng)域發(fā)展的過程中，相關(guān)設(shè)備的國產(chǎn)化非常重要[1]。其核心處理器多為國外生產(chǎn)的FPGA(field programmable gate array)，即現(xiàn)場可編程邏輯門陣列等芯片[2]?，F(xiàn)在，國產(chǎn)芯片的性能有了顯著的提高，開始應(yīng)用到自主可控的模塊和設(shè)備中[3]。由于圖像等信息數(shù)據(jù)量較大，對高速傳輸方式提出了巨大挑戰(zhàn)[4]，傳統(tǒng)方式是使用并行傳輸，但是該方式隨著信號線數(shù)量增多、距離增長，串擾的問題越來越突出，高速串行數(shù)據(jù)傳輸?shù)姆绞秸谌〈⑿袀鬏數(shù)姆绞絒5]。光纖通信的傳輸效率較高，傳輸損耗最低，而高速串行通信要達到長距離傳輸，與光纖通信技術(shù)相結(jié)合是目前效果最好，應(yīng)用最廣泛的方式[6]。

1 總體方案設(shè)計

平臺總體設(shè)計分為2部分，圖1為單板自回環(huán)測試平臺框圖，由上位機、高速數(shù)據(jù)收發(fā)模塊以及差分線組成。該部分主要是用來測試該平臺的單板功能是否完整，是否達到使用的要求。

圖1 單板自回環(huán)測試設(shè)計框圖

圖2為雙板交互測試的系統(tǒng)框圖，包括2個上位機，2個高速數(shù)據(jù)收發(fā)模塊，2個四路收發(fā)一體有源光纜組件以及200 m光纖7個模塊組成。

圖2 雙板交互測試設(shè)計框圖

上位機的主要功能是通過JTAG接口與其中一個高速數(shù)據(jù)收發(fā)模塊相連接，通過Vivado軟件中的IBERT來觀測發(fā)送數(shù)據(jù)與接收數(shù)據(jù)是否相同，從而得出接收端誤碼的統(tǒng)計值[7]。每個高速數(shù)據(jù)收發(fā)模塊分別與一個四路收發(fā)一體有源光纜組件通過HJ30JM1接插件相連接。四路收發(fā)一體有源光纜組件之間通過MPO口分別接在200 m光纖兩端，形成一個雙路收發(fā)回路的冗余設(shè)計，在驗證高速光纖通信的同時，降低了偶然性與故障概率，增強了可靠性。

2 硬件電路設(shè)計

國產(chǎn)SMQTK325T系列FPGA作為本平臺的控制核心，用到了其內(nèi)部的高速數(shù)據(jù)收發(fā)模塊，同時該核心還需要電源電路、時鐘電路以及配置電路等，在這一部分都會詳細介紹。同時國產(chǎn)四路收發(fā)一體有源光纜組件和光纖作為光電轉(zhuǎn)換以及傳輸介質(zhì)來保證通信平臺的數(shù)據(jù)傳輸。

2.1 高速數(shù)據(jù)收發(fā)模塊設(shè)計

基于傳輸系統(tǒng)要求達到1.25 Gbit/s速率和200 m傳輸?shù)闹笜艘螅紤]到已掌握成熟的KINTYEX-7系列FPGA的應(yīng)用，因此選用可以原位替換XC7K325T的國產(chǎn)SMQ7K325T系列的FPGA作為控制核心，利用該FPGA內(nèi)部的GTX作為數(shù)據(jù)的收發(fā)單元，實現(xiàn)數(shù)據(jù)的發(fā)送與接收。該FPGA有8路GTX收發(fā)模塊，具有高性能高帶寬的數(shù)據(jù)吞吐能力，該GTX收發(fā)器集低功耗、高效率與一體，-55～125 ℃條件下，可以支持500 Mbit/s～8 Gbit/s高速通信。

SMQ7K325T系列FPGA內(nèi)部的高速串行收發(fā)器是GTX，也就是MGT(多吉比特收發(fā)器)中的一種，是集成在FPGA芯片內(nèi)部的硬核資源，具有可以配置的優(yōu)點，可以實現(xiàn)多位數(shù)據(jù)的串并轉(zhuǎn)換與并串轉(zhuǎn)換，與功能相似的OSERDESE2等部分相比，有著更加復(fù)雜的結(jié)構(gòu)，同時還增加了適應(yīng)高速串行傳輸?shù)膬?yōu)化措施，例如，8B/10B編碼，64B/66B編碼等，因此可以有更快的傳輸速度[8-10]。一些常用的PCIE等都是以MGT為物理層實現(xiàn)的[11]。

圖3與圖4分別為GTX收發(fā)器發(fā)送框圖與接收框圖，發(fā)送端與接收端都分為PMA(物理媒介適配層)和PCS(物理編碼子層)2部分[12]。

圖3 GTX收發(fā)器發(fā)送框圖

圖4 GTX收發(fā)器接收框圖

從發(fā)送框圖可以看出，F(xiàn)PGA邏輯產(chǎn)生的并行數(shù)據(jù)流，傳遞給發(fā)送端PCS模塊進行8B/10B編碼等處理后進入發(fā)送端PMA模塊進行并串轉(zhuǎn)換等處理，最后以串行的形式傳遞出去。

從接收框圖可以看出，外部的高速串行數(shù)據(jù)流，在接收端PMA模塊進行串并轉(zhuǎn)換等處理后進入接收端PCS模塊，在接收端PCS模塊進行解碼處理后，最后流入FPGA邏輯。

2.2 FPGA外圍電路設(shè)計

本平臺所使用的控制核心SMQ7K325T系列FPGA對外圍的供電電路要求很高，所需的供電電壓種類較多。為了提高使用的穩(wěn)定性，同樣選擇了深圳市國微電子有限公司的電源芯片。

XPE(Xilinx power estimator)工具是面向Soc和FPGA設(shè)計的功耗估算器，利用該工具可以計算出各電壓相對應(yīng)的電流值，圖5為計算后得到的結(jié)果。

圖5 XPE計算結(jié)果

根據(jù)冗余設(shè)計以及芯片的實際情況，選擇了兩款國產(chǎn)電源芯片，分別是SM54810與SM54310。兩款芯片的輸出電壓范圍均是0.9～3.3 V可調(diào)，前者可以輸出最大8 A的電流，使用一個提供1 V電壓；后者可以輸出最大3 A電流，使用3個，分別提供1.2、1.8、3.3 V電壓[13]。其典型電路示意圖如圖6所示。

圖6 SM54810/SM54310芯片典型電路

該系列芯片主要是根據(jù)電阻電容組成的補償網(wǎng)絡(luò)來調(diào)整輸出電壓的。如圖6中，分壓網(wǎng)絡(luò)由R1和R2組成。按照式(1)來計算R1與R2的阻值，一般設(shè)置R1為10 kΩ。

(1)

表1為常用電壓配置表。在本平臺中，用到1 V、1.2 V、1.8 V以及3.3 V。

表1 常用電壓配置表

根據(jù)R3及式(2)來設(shè)置開關(guān)頻率，范圍為280～700 kHz。R3為71.5～180 kΩ。

f=(100/R)×500

(2)

式中：f為芯片的開關(guān)頻率，Hz；R為電阻阻值，Ω。

外圍電路的設(shè)計中，還包含一個SPI FLASH，選用SM25QH128M，該芯片是128 Mbit的存儲器，主要是用來配置FPGA，保證程序上電自啟動，下電不丟失。

圖7為該平臺接口板的3D模型正反面。

圖7 接口板3D模型圖

2.3 四路收發(fā)一體有源光纜組件設(shè)計

四路收發(fā)一體有源光纜組件是光電轉(zhuǎn)換模塊，一端為HJ30JY-36TJ改型電插頭，內(nèi)部集成了光電轉(zhuǎn)換電路，另一端為12芯多模MPO光插頭。具備I2C 通信監(jiān)控功能，可監(jiān)控模塊工作溫度、電壓、發(fā)射光功率、接收光功率，并在溫度、電壓及接收無光時進行報警。該組件可以同時將4路CML電信號轉(zhuǎn)換為4路850 nm光信號，將4路850 nm光信號轉(zhuǎn)換為4路CML電信號，本平臺主要使用其中2路設(shè)計了相關(guān)的電路。圖8為電路示意圖。

圖8 四路收發(fā)一體有源光纜組件電路示意圖

3 軟件測試設(shè)計

本平臺主要利用Vivado中的IBERT工具來完成平臺的測試，同時利用四路收發(fā)一體有源光纜組件的IIC通信來實時顯示該組件的溫度功耗等信息。該部分主要介紹IBERT工具以及相關(guān)的測試結(jié)果。

3.1 IBERT工具介紹

IBERT工具所進行的測試就是對GTX進行硬件測試。它集成于Vivado中的一款集成誤碼率測試儀，是利用FPGA的內(nèi)部資源評估GTX的通斷和通信性能的工具，一般的誤碼率可以算到10-12級別[14]。該工具主要包含2個功能，DRP功能可以動態(tài)配置相關(guān)高速串行通信的接口，BERT的主要功能是初始化GTX的相關(guān)部分組件，產(chǎn)生數(shù)據(jù)源，進行相關(guān)的編碼以及解碼操作，計算出對應(yīng)誤碼率[15]。圖9為IBERT模塊示意圖。

圖9 IBERT模塊示意圖

根據(jù)實際情況，本平臺做了單板自回環(huán)測試及雙板交互測試，測試框圖如圖10與圖11所示。

在圖10中，單板數(shù)據(jù)產(chǎn)生器產(chǎn)生特定的數(shù)據(jù)，數(shù)據(jù)流通過發(fā)送端PCS，發(fā)送端PMA，流過外部差分線后回到該單板的接收端PMA，接收端PCS回到數(shù)據(jù)校驗器，其中數(shù)據(jù)產(chǎn)生器與數(shù)據(jù)校驗器都是FPGA的內(nèi)部邏輯，因此可以根據(jù)數(shù)據(jù)校驗器收到的數(shù)據(jù)與數(shù)據(jù)產(chǎn)生器發(fā)出的數(shù)據(jù)相對比，來確定單板數(shù)據(jù)是否自回環(huán)，單板設(shè)計是否達到要求，此圖省略了FPGA的外圍電路等。

在圖11中，雙板交互測試一共有2路數(shù)據(jù)流，都是由本模塊的數(shù)據(jù)產(chǎn)生器產(chǎn)生特定的數(shù)據(jù)流，數(shù)據(jù)流通過發(fā)送端PCS，發(fā)送端PMA，通過一對四路收發(fā)一體有源光纜組件后，流入另一模塊的接收端PMA、接收端PCS后到達數(shù)據(jù)校驗器，其中數(shù)據(jù)發(fā)生器與數(shù)據(jù)校驗器都是FPGA的內(nèi)部邏輯，由于2組數(shù)據(jù)流是完全一樣的，所以可以互相校驗數(shù)據(jù)流是否正確，以此來確定雙板交互是否正確，是否達到需求。

圖11 雙板交互測試框圖

3.2 系統(tǒng)軟件介紹

為了保證傳輸?shù)目煽啃?，進行了雙路通信的冗余設(shè)計。圖12為軟件設(shè)計數(shù)據(jù)發(fā)送流程圖。在圖12中，可以看出通道1與通道2為雙冗余設(shè)計，當檢測到通道1鏈路完整時，由IBERT產(chǎn)生數(shù)據(jù)，通過GTX數(shù)據(jù)發(fā)送接口1將產(chǎn)生的數(shù)據(jù)傳遞出去，數(shù)據(jù)發(fā)送完畢后，結(jié)束發(fā)送流程；如果檢測到通道1鏈路不完整，或者在發(fā)送的過程中其他因素導(dǎo)致的通道1鏈路不完整，同時會檢測通道2鏈路是否完整，若完整則會通過通道2鏈路發(fā)送數(shù)據(jù)，若通道2鏈路不完整或在發(fā)送的過程中其他因素導(dǎo)致鏈路不完整，才會結(jié)束數(shù)據(jù)發(fā)送，該設(shè)計提高了系統(tǒng)的可靠性。

圖12 數(shù)據(jù)發(fā)送流程圖

圖13為數(shù)據(jù)接收流程圖，通道1鏈路接收與通道2鏈路接為雙冗余設(shè)計，當通道1鏈路接收到數(shù)據(jù)時，由通道1接收數(shù)據(jù)，并對數(shù)據(jù)進行暫存，根據(jù)數(shù)據(jù)情況統(tǒng)計誤碼率；當通道1鏈路沒有接收到數(shù)據(jù)或者接收中斷時，由通道2鏈路接收數(shù)據(jù)，完成與通道1鏈路相同的功能，若通道2也沒有接收到數(shù)據(jù)，說明沒有正確鏈接。以此跟發(fā)送端匹配達到雙冗余設(shè)計的目的。

圖13 數(shù)據(jù)接收流程圖

根據(jù)對接收到數(shù)據(jù)的分析以及眼圖信息觀察后可以判斷出數(shù)據(jù)的正確性，證明系統(tǒng)的設(shè)計正確，具體測試結(jié)論見3.3軟件測試情況。

3.3 軟件測試情況

圖14為單板自回環(huán)測試結(jié)果圖，接收到的數(shù)據(jù)產(chǎn)生的“眼圖”，“眼圖”張開的面積越大，說明通信的質(zhì)量越高。

圖14 單板自回環(huán)測試結(jié)果“眼圖”

圖15為單板自回環(huán)測試誤碼率統(tǒng)計圖。Status顯示的該鏈路的通信速度為1.25 Gbit/s，Errous顯示的誤碼率為0[16]。

圖15 單板自回環(huán)測試誤碼率統(tǒng)計圖

圖16為雙板交互測試結(jié)果圖，同單板自回環(huán)結(jié)果圖一樣，通道0接收到的數(shù)據(jù)產(chǎn)生的“眼圖”，說明信號質(zhì)量比較好。

圖16 雙板交互測試結(jié)果“眼圖”

圖17為雙板交互測試誤碼率統(tǒng)計圖。兩條鏈路的通信速度均為1.25 Gbit/s，Errous顯示的兩條鏈路的誤碼率均為0。

圖17 雙板交互測試誤碼率統(tǒng)計圖

圖18為四路收發(fā)一體有源光纜組件返回的溫度、功耗等信息，從這些信息可以看出本平臺的溫度、功耗、光功率等信息是合理的，可以達到任務(wù)的要求。

圖18 四路收發(fā)一體有源光纜組件信息

4 測試結(jié)果與分析

基于國產(chǎn)器件的高速光纖通信平臺如圖19、圖20所示。圖19是單板回環(huán)測試實物圖，圖20是雙板交互測試實物圖。

圖19 單板回環(huán)測試實物圖

圖20 雙板交互測試實物圖

根據(jù)上文中提到的測試結(jié)果可以看出，無論是單板回環(huán)測試的結(jié)果中表現(xiàn)出的眼圖、1.25 Gbit/s通信速度和0誤碼率的結(jié)果，還是雙板交互測試結(jié)果中表現(xiàn)出的眼圖，雙鏈路1.25 Gbit/s通信速率與雙鏈路0誤碼率的結(jié)果，都可以看出基于國產(chǎn)器件的高速光纖通信的設(shè)計是正確的，可以達到任務(wù)要求的指標。

5 結(jié)論

本平臺使用了國產(chǎn)SMQ7K325T系列FPGA、國產(chǎn)SM54X10系列電源芯片、SPI FLASH，四路收發(fā)一體有源光模塊組件以及相關(guān)的國產(chǎn)晶振、電容、電阻等器件完成了高速通信平臺的國產(chǎn)化設(shè)計及測試，并利用IBERT對平臺進行了全方位的測試，通過加入雙冗余設(shè)計增強了系統(tǒng)的可靠性，保證了鏈路的穩(wěn)定性與準確性。根據(jù)測試結(jié)果看以看出，本平臺達到了任務(wù)要求的國產(chǎn)化、1.25 Gbit/s高速、遠距離、零誤碼率、雙冗余的測試要求。此次設(shè)計僅局限于滿足當前任務(wù)的指標要求，僅是一個國產(chǎn)高速光纖通信的平臺，之后可以嘗試進一步提速以及配合其他器件、產(chǎn)品完成一些商用，工業(yè)級甚至是航空航天的任務(wù)。