張 萌

基于星歷信息的星地鏈路補償關(guān)鍵技術(shù)及FPGA實現(xiàn)

張 萌

（中國電子科技集團公司第二十研究所，西安 710068）

針對星地鏈路中的多普勒頻偏和采樣點漂移問題，分析了多普勒頻偏和采樣點漂移產(chǎn)生的原因，提出了一種基于星歷信息的補償技術(shù)，采用Farrow濾波補償采樣點漂移，并在FPGA中進行實現(xiàn)驗證，對濾波前后的波形進行對比，性能基本保持一致。

星地鏈路；多普勒頻偏；采樣點漂移；Farrow濾波器；FPGA

0 引言

低軌道（Low Earth Orbit，LEO）衛(wèi)星移動通信系統(tǒng)因衛(wèi)星運行軌道低、運動速度快，星地鏈路間的多普勒頻偏和采樣點漂移對星地通信性能產(chǎn)生了很大的影響[1]。

為解決這一問題，傳統(tǒng)上一般采用頻率測量的方法，通過分段估計實現(xiàn)對多普勒頻率的逐步逼近；或采用鎖相環(huán)方式對頻率進行跟蹤。本文針對固定區(qū)域內(nèi)與衛(wèi)星可靠通信的需求，提出了一種基于星歷信息的多普勒補償技術(shù)，在不改變地面終端成熟波形的前提下，將波形進行改造，使其能夠運行在衛(wèi)星載荷，無需實時測量或跟蹤頻率，采用基于星歷信息和網(wǎng)絡(luò)規(guī)劃等態(tài)勢預(yù)測手段，基于直接數(shù)字頻率合成（Direct Digital Frequency Synthesis，DDS）和Farrow濾波，實現(xiàn)多普勒頻偏和采樣點漂移的動態(tài)補償[2,3]。

1 衛(wèi)星鏈路多普勒頻偏及采樣點漂移分析

多普勒頻移一般由衛(wèi)星和地面終端的相對速度決定，衛(wèi)星端和地面端的相對位置關(guān)系圖如圖1所示。

圖1 衛(wèi)星與終端位置關(guān)系圖

進一步可得：

對于星地鏈路，由于低軌衛(wèi)星的高速移動，星地通信終端的位置距離實時發(fā)生變化，數(shù)字信號的采樣點會根據(jù)星地切向距離的遠(yuǎn)近產(chǎn)生漂移，如圖2所示。

圖2 星地信號采樣點漂移示意圖

此偏移可以等效為采樣鐘漂移，由目標(biāo)移動帶來的采樣鐘漂移類似多普勒頻偏[4]，即：

將載波頻率換成采樣頻率，即可得到采樣鐘漂移。對信號進行重新采樣即可得到采樣鐘漂移的信號。

2 基于星歷信息的多普勒補償關(guān)鍵技術(shù)

根據(jù)第1節(jié)分析可知，在不考慮噪聲的前提下，星地鏈路的主要影響是多普勒頻偏和采樣點漂移。對于地面固定區(qū)域內(nèi)（半徑100 km）的用戶， 1 200 MHz載波頻率下，兩個用戶間的多普勒頻偏變化范圍僅為±175 Hz，由此可見，主要多普勒頻偏為星地間多普勒頻偏，且不同地面用戶間頻偏相差不大。因此，完全可以從衛(wèi)星星歷得到衛(wèi)星的位置參數(shù)及角速率，根據(jù)衛(wèi)導(dǎo)等手段，可以獲得地面用戶的位置信息，兩者結(jié)合可以計算出星地用戶間的多普勒頻偏和固定時間內(nèi)的采樣點漂移。

星地鏈路通信時，地面終端用戶正常收發(fā)，衛(wèi)星終端在發(fā)射時對多普勒頻偏和時延進行預(yù)補償；在接收時，對多普勒頻偏和時延進行頻偏和時延校正，由此可以消除衛(wèi)星引入的多普勒影響。

對于多普勒頻偏，采用基于DDS的頻偏補償設(shè)計，根據(jù)實時計算出的頻偏值，產(chǎn)生對應(yīng)的頻偏載波，在發(fā)送端進行預(yù)補償或在接收端進行補償；對于采樣點漂移，采用基于Farrow濾波的補償設(shè)計，根據(jù)頻偏值計算對應(yīng)的輸入輸出采樣率及插值和抽取倍數(shù)，從而完成采樣點漂移補償。

為驗證此方案的可行性，本文針對已經(jīng)廣泛應(yīng)用的某300 km視距通信波形進行相應(yīng)改造，該波形特點為：采用最小頻移鍵控（Minimum Shift Keying，MSK）調(diào)制和非相干解調(diào)，每個脈沖持續(xù)13 μs，占空比50%，按脈沖進行高速跳頻，沒有任何頻偏和相偏校正功能，每個時隙近8 ms，符號速率5 MBaud，基帶采樣率40 Msps。改造后，發(fā)送端將調(diào)制后的8倍插值改為10倍插值，將基帶采樣率由40 Msps改為50 Msps，增加Farrow濾波器，濾波后采樣率40 Msps，同時預(yù)置多普勒頻偏；在接收端，將AD采樣率由40 Msps改為80 Msps，下變頻后，經(jīng)過Farrow濾波變?yōu)?0 Msps，之后加頻偏校正，再進行之后正常的接收過程。

發(fā)送端和接收端的組成分別如圖3和圖4所示。

圖3 發(fā)射端改造前后組成框圖

圖4 接收端改造前后組成框圖

3 基于Farrow濾波的采樣點漂移校正及FPGA實現(xiàn)

圖5 Farrow濾波器結(jié)構(gòu)

Farrow結(jié)構(gòu)直接計算內(nèi)插估值點，而不需要計算中間的濾波器系數(shù)，實現(xiàn)起來相當(dāng)簡單。Farrow結(jié)構(gòu)適于硬件實現(xiàn)，且其濾波器系數(shù)固定，每次只需根據(jù)內(nèi)插估值點來調(diào)整采樣值，因此特別適合需要動態(tài)調(diào)整采樣值的場合。

具體實現(xiàn)方法為，先在高速時鐘下進行插值，再在低速時鐘下進行抽取[9,10]，本文針對具體波形的發(fā)射和接收采樣速率不同，設(shè)計兩種內(nèi)插和抽取方式，其在不同采樣漂移下對應(yīng)的插值和抽取倍數(shù)分別如表1和表2所示。對于發(fā)送端，輸入采樣率固定，輸出需要提前補償采樣點漂移，因此所需的輸出采樣率介于39.999～40.001 Msps之間。對于接收端，輸出采樣率固定，對應(yīng)的實際輸入信號由于星地鏈路影響，輸入采樣率在79.998～80.002 Msps之間。

表1 發(fā)送端不同頻偏對應(yīng)內(nèi)插和抽取倍數(shù)

表2 接收端不同頻偏對應(yīng)內(nèi)插和抽取倍數(shù)

具體設(shè)計的Farrow架構(gòu)如圖6所示。

圖6 Farrow濾波器的FPGA實現(xiàn)架構(gòu)

圖6中，decim表示抽取倍數(shù)；inter表示內(nèi)插倍數(shù)；wr_clk為雙口RAM寫時鐘（在發(fā)送端，該時鐘為50 MHz，在接收端，該時鐘為80 MHz）；wr_addr為雙口RAM寫地址；wr_en為雙口RAM寫使能；wr_data為雙口RAM寫數(shù)據(jù)；rd_clk為雙口RAM讀時鐘；rd_addr為雙口RAM讀地址；rd_data為雙口RAM讀數(shù)據(jù)；wr_null_flag為寫操作拉低標(biāo)志，用來判讀寫使能是否拉低。

工作時，讀時鐘域采用流水操作，讀地址順序累加，將RAM中的數(shù)據(jù)順序讀出。寫地址需要根據(jù)插值和抽取倍數(shù)，連續(xù)寫入幾個數(shù)據(jù)后，空一格節(jié)拍，再寫下一個數(shù)據(jù)，其時序關(guān)系如圖7所示。

圖7 寫地址/使能控制時序

圖7中，寫使能wr_en根據(jù)wr_null_flag的正負(fù)判斷為高還是為低。當(dāng)wr_null_flag＞0時，則wr_en為高，寫地址wr_addr順序累加，將對應(yīng)的數(shù)據(jù)順序?qū)懭腚p口RAM，如圖7中data0，data1……。當(dāng)wr_null_flag≤0時，則wr_en為低。當(dāng)wr_en為低時，寫地址wr_data不再增加，保持不變，直到wr_en為高時，繼續(xù)增加，如圖7中的wr_addr=3，此時對應(yīng)的data3寫入雙口RAM，data4不寫入雙口RAM。與此同時，讀地址rd_addr順序讀出，則將不需要的點排除，如圖7中data4和data8。

wr_null_flag工作在寫時鐘域，其值由插值和抽取倍數(shù)決定，若當(dāng)前時刻，wr_null_flag＞0，則下一時刻其值為wr_null_flag+inter-decim；若當(dāng)前時刻，wr_null_flag≤0，則下一時刻其值為wr_null_flag+inter，其中，inter為插值倍數(shù)，decim為抽取倍數(shù)。

在FPGA中實現(xiàn)后，可以看到波形經(jīng)過Farrow濾波器前后的MSK調(diào)制信號的對比，如圖8所示。

圖8 Farrow濾波前后MSK調(diào)制信號對比圖

圖8中，前兩行信號mskIdata_out和mskQdata_out為Farrow濾波前50 Msps下MSK調(diào)制的IQ信號，后兩行mskIdata_farrow和mskQdata_farrow為Farrow濾波后40 Msps輸出信號，從時域波形看，兩者差別不大。

為進一步分析Farrow濾波的影響，將MSK調(diào)制信號換成5 MHz單載波信號，將Farrow濾波前后單載波信號導(dǎo)入Matlab，分析信噪比，得到信噪比分析結(jié)果分別如圖9～圖11所示。

圖9 Farrow濾波前5 MHz單載波信噪比分析圖

圖10 Farrow濾波后低通濾波前5 MHz單載波信噪比分析圖

圖11 Farrow濾波后低通濾波后5 MHz單載波信噪比分析圖

通過仿真分析可見，F(xiàn)arrow濾波前，單載波信噪比為98 dB，F(xiàn)arrow插值濾波后，由于諧波分量存在，單載波信噪比降為24 dB，為提升信噪比，只需在Farrow濾波后再加一級有限長單位沖激響應(yīng)（Finite Impulse Response，F(xiàn)IR）低通濾波，濾除諧波分量，即可將信噪比恢復(fù)為97 dB，信噪比僅降低1 dB。諧波與主信號相差70 dB以上，不影響系統(tǒng)接收性能。

4 結(jié)語

本文針對星地鏈路間的多普勒頻偏和采樣點漂移問題，提出了基于星歷信息的通用解決方案，采用Farrow濾波器解決了采樣點漂移問題，并在FPGA中進行了實驗驗證。通過在線抓取實際波形，并導(dǎo)出進行數(shù)據(jù)分析，證明該方法可行，幾乎不會降低信號性能。

[1] 王海江，楊琳，楊曉波，等. 多普勒頻移對低軌衛(wèi)星通信抗干擾的影響[J]. 電波科學(xué)學(xué)報，2004，19（4）：496-499.

[2] 吳詩其，吳廷勇，卓寧興. 衛(wèi)星通信導(dǎo)論（第2版）[M]. 北京：電子工業(yè)出版社，2006.

[3] 帥明，苗金輝，葉永杰. 一種低軌衛(wèi)星平臺下的通信信號多普勒頻率校正方法[J]. 通信對抗，2017，36（3）：18-20.

[4] 宋彬. 基于LTE的低軌衛(wèi)星系統(tǒng)多用戶頻偏估計與補償[D]. 西安：西安電子科技大學(xué)，2017.

[5] 王偉. 一種Farrow結(jié)構(gòu)數(shù)字延時濾波器的設(shè)計[J]. 電訊技術(shù)，2018，58（5）：601-606.

[6] 陳彩蓮，于宏毅，沈彩耀，等. 采樣率轉(zhuǎn)換中Farrow濾波器實現(xiàn)結(jié)構(gòu)研究[J]. 信息工程大學(xué)學(xué)報，2009，10（3）：329-332.

[7] 張盛耀. 軟件無線電中用于采樣速率轉(zhuǎn)換的Farrow結(jié)構(gòu)濾波器設(shè)計[J]. 廣西通信技術(shù)，2007（1）：20-22.

[8] 劉艷茹，田書林，王志剛，等. 一種基于Farrow濾波器的并行采樣時間誤差校正[J]. 電子測量與儀器學(xué)報，2010，24（1）：50-54.

[9] 楊陽，閆錚，劉民偉，等. 基于FPGA 的SRRC濾波及多速率變換[J]. 微電子技術(shù)，2017，44（10）：41-44.

[10] 馮佳梅，鄒剛，朱南. 基于可變帶寬多速率處理算法的設(shè)計與實現(xiàn)[J]. 數(shù)字通信世界，2015（8）：21-25.

Key Technique and FPGA Implementation of Satellite-Ground Link Compensation Based on Handoverephemeris Information

ZHANG Meng

To solve the doppler frequency offset and sample drifting of the satellite-ground link, the generation of doppler frequency offset and sample drifting is analyzed. A compensation technique based on handoverephemeris information is proposed, farrow filter is used to compensate the sample drifting and it is verified in FPGA. The waveform before and after the filter is compared, and the performance is almost same.

Satellite-Ground Link; Doppler Frequency Offset; Sample Drifting; Farrow Filter; FPGA

TN791

A

1674-7976-(2022)-05-363-06

2022-04-08。張萌（1988.08—），河南鄭州人，碩士研究生，工程師，主要研究方向為通信信號處理。