周天劍，王慶娟，周雁，呂繼方

（1.北京理工大學(xué)珠海學(xué)院，廣東珠海 519085；2.江蘇海洋大學(xué)海洋工程學(xué)院，江蘇連云港 222005）

“數(shù)字邏輯技術(shù)”是計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)的專業(yè)必修課程，是一門理論性和實(shí)踐性較強(qiáng)的基礎(chǔ)課程[1]。為了適應(yīng)新工科建設(shè)下對人才培養(yǎng)的要求，本文探究了一種基于EDA（Electronics Design Automation）技術(shù)的“數(shù)字邏輯技術(shù)”的教學(xué)改革，在教學(xué)中增加電子設(shè)計(jì)自動(dòng)化軟件、硬件描述語言Verilog HDL 和可編程邏輯器件等知識(shí)，完成邏輯電路的設(shè)計(jì)、仿真和驗(yàn)證。

1 教學(xué)現(xiàn)狀分析

結(jié)合本專業(yè)的培養(yǎng)要求，“數(shù)字邏輯技術(shù)”的課程目標(biāo)是培養(yǎng)學(xué)生系統(tǒng)分析與設(shè)計(jì)的能力，基于此，教學(xué)團(tuán)隊(duì)在實(shí)踐教學(xué)過程中分析總結(jié)了傳統(tǒng)的“數(shù)字邏輯技術(shù)”課程教學(xué)中存在以下幾方面問題：①理論教學(xué)方式單一。教學(xué)過程中基本是以教師講授為主，通常只采用課件就完成了電路結(jié)構(gòu)、功能和應(yīng)用等知識(shí)的介紹；對于首次接觸電路的學(xué)生而言，容易導(dǎo)致學(xué)生感到內(nèi)容枯燥、知識(shí)抽象，從而無法較好地理解課程內(nèi)容，更無法培養(yǎng)其系統(tǒng)的設(shè)計(jì)和分析能力。②實(shí)驗(yàn)教學(xué)內(nèi)容和形式落后。傳統(tǒng)的實(shí)踐教學(xué)采用傳統(tǒng)的74 系列芯片在面包板上搭建電路，利用數(shù)字實(shí)驗(yàn)箱提供的邏輯高低電平和發(fā)光二極管分別作為輸入信號(hào)和輸出信號(hào)來完成實(shí)驗(yàn)內(nèi)容，但受到實(shí)驗(yàn)箱上硬件資源的限制，學(xué)生只能做一些驗(yàn)證性實(shí)驗(yàn)，無法完成某些綜合性的實(shí)驗(yàn)。③課程考核機(jī)制不完善。傳統(tǒng)的考核方式以平時(shí)成績、實(shí)驗(yàn)報(bào)告和期末成績?yōu)橹鳎鄙賹W(xué)生實(shí)踐動(dòng)手能力、綜合設(shè)計(jì)能力和團(tuán)隊(duì)合作能力的評(píng)價(jià)。

2 理論教學(xué)改革

2.1 理論教學(xué)改革方案

在教學(xué)過程中，優(yōu)化課程內(nèi)容，突出教學(xué)重點(diǎn)，將EDA 仿真設(shè)計(jì)軟件應(yīng)用于課程教學(xué)中，改變了單一的教學(xué)方式，提高了學(xué)生的學(xué)習(xí)興趣，達(dá)到預(yù)期的教學(xué)效果。

堅(jiān)持以學(xué)生為中心，有選擇地講授課程知識(shí)。在大綱的定制中將內(nèi)容分為4 個(gè)模塊，即邏輯電路基礎(chǔ)、組合邏輯電路、觸發(fā)器和時(shí)序邏輯電路。首先舍棄與其他課程存在交叉重復(fù)的內(nèi)容，如數(shù)制、二進(jìn)制數(shù)的算術(shù)運(yùn)算等知識(shí)點(diǎn)會(huì)先在“計(jì)算機(jī)科學(xué)概論”“高級(jí)程序語言”課程中學(xué)習(xí)，讓學(xué)生在課后自學(xué)復(fù)習(xí)，在課堂上測試檢查即可；像存儲(chǔ)器的相關(guān)知識(shí)將在“計(jì)算機(jī)組成原理”課程中學(xué)習(xí)，則直接舍棄不講。其次舍棄那些對于本專業(yè)而言不重要的知識(shí)點(diǎn)，如門電路的內(nèi)部工作原理、像電路結(jié)構(gòu)的觸發(fā)器、異步時(shí)序邏輯電路的分析等知識(shí)點(diǎn)，需要簡化教學(xué)內(nèi)容。

在理論教學(xué)中，只通過對電路原理的講解，學(xué)生很難理解其深刻的含義及應(yīng)用。因此，在課堂上采用理論講解與EDA 仿真相結(jié)合，使用軟件Multisim 設(shè)計(jì)和仿真一些功能抽象和邏輯復(fù)雜的電路，動(dòng)態(tài)地展示電路變化，將數(shù)字電路的邏輯運(yùn)行結(jié)果形象地展示給學(xué)生，以輔助學(xué)生理解數(shù)字電路的工作原理[2]。

2.2 理論教學(xué)改革實(shí)例

圖1 當(dāng)使能信號(hào)無效時(shí)74HC138 的狀態(tài)仿真圖

圖2 當(dāng)使能信號(hào)有效時(shí)74HC138 的狀態(tài)仿真圖

3 實(shí)踐教學(xué)改革

3.1 實(shí)踐教學(xué)改革方案

實(shí)驗(yàn)教學(xué)是本課程的重要組成部分，在課程中引進(jìn)了以現(xiàn)場可編程邏輯器件（FPGA）為核心的實(shí)驗(yàn)平臺(tái)[3]。引入FPGA 技術(shù)，既能夠讓學(xué)生了解現(xiàn)代數(shù)字系統(tǒng)的發(fā)展趨勢，又能掌握一種現(xiàn)代的主流的設(shè)計(jì)方法，體會(huì)其優(yōu)越性?；诖似脚_(tái)完成“理實(shí)結(jié)合”和“虛實(shí)結(jié)合”的教學(xué)內(nèi)容，模塊化設(shè)計(jì)實(shí)驗(yàn)內(nèi)容，共設(shè)計(jì)了6 個(gè)實(shí)驗(yàn)，具體安排如表1 所示。

表1 課內(nèi)實(shí)驗(yàn)安排

以項(xiàng)目驅(qū)動(dòng)式開展實(shí)驗(yàn)教學(xué)，首次實(shí)驗(yàn)課以往屆學(xué)生的綜合實(shí)驗(yàn)作品為模板，介紹綜合實(shí)驗(yàn)所包含的核心模塊與實(shí)驗(yàn)內(nèi)容的關(guān)聯(lián)性。要求學(xué)生從實(shí)驗(yàn)1—實(shí)驗(yàn)6 都在同一個(gè)工程中完成，保留好每次實(shí)驗(yàn)后的工程文件。實(shí)驗(yàn)6 則是通過調(diào)用前面學(xué)過的模塊設(shè)計(jì)完成，如數(shù)字時(shí)鐘的設(shè)計(jì)按模塊劃分為計(jì)數(shù)器、分頻器、數(shù)碼管的動(dòng)態(tài)顯示、譯碼器幾個(gè)核心模塊，通過完成前面的基礎(chǔ)實(shí)驗(yàn)，最后完成綜合實(shí)驗(yàn)。要求學(xué)生通過自主學(xué)習(xí)后完成諸如整點(diǎn)報(bào)時(shí)、校時(shí)、鬧鐘、秒表等拓展功能。在實(shí)驗(yàn)的教學(xué)中實(shí)現(xiàn)了由單元到系統(tǒng)，由已知知識(shí)到拓展知識(shí)的完整流程，得到了學(xué)生較好的反饋。

3.2 實(shí)踐教學(xué)改革實(shí)例

理論課中已經(jīng)通過虛擬仿真軟件Multisim 完成了對譯碼器芯片74HC138 的邏輯功能仿真和介紹，如圖3 所示，在此基礎(chǔ)上實(shí)驗(yàn)二的譯碼器部分則要求以FPGA 開發(fā)流程為引導(dǎo)，利用QuartusⅠⅠ完成譯碼器的Verilog HDL 建模，使用Modelsim 進(jìn)行電路功能的仿真，最后在FPGA 上實(shí)現(xiàn)3—8 線譯碼器。

圖3 74HC138 的功能仿真圖

當(dāng)使能信號(hào)無效時(shí)FPGA 實(shí)驗(yàn)箱驗(yàn)證圖如圖4 所示，當(dāng)使能信號(hào)有效時(shí)FPGA 實(shí)驗(yàn)箱驗(yàn)證圖如圖5所示。

圖4 當(dāng)使能信號(hào)無效時(shí)FPGA 實(shí)驗(yàn)箱驗(yàn)證圖

圖5 當(dāng)使能信號(hào)有效時(shí)FPGA 實(shí)驗(yàn)箱驗(yàn)證圖

4 考核評(píng)價(jià)機(jī)制改革

借助在線教學(xué)平臺(tái)，實(shí)施全過程性的教學(xué)管理，并制定多元化的考核方式。將教學(xué)活動(dòng)中的各個(gè)環(huán)節(jié)納入考核，如在線視頻、測試、作業(yè)、課堂討論、實(shí)驗(yàn)過程及簽到等環(huán)節(jié)。

對實(shí)驗(yàn)成績評(píng)定的改革，經(jīng)過4 輪的教學(xué)實(shí)踐，形成了注重動(dòng)手能力培養(yǎng)、團(tuán)隊(duì)合作的考核方式。改革前的實(shí)驗(yàn)成績基本以學(xué)生提交的實(shí)驗(yàn)報(bào)告為主要依據(jù)，對學(xué)生的實(shí)操缺少評(píng)價(jià)，存在學(xué)生課上不認(rèn)真完成實(shí)驗(yàn)，課下編造實(shí)驗(yàn)數(shù)據(jù)，或者抄他人實(shí)驗(yàn)數(shù)據(jù)的現(xiàn)象。所以在實(shí)驗(yàn)評(píng)價(jià)中增加實(shí)驗(yàn)課上動(dòng)手情況記錄，實(shí)驗(yàn)?zāi)芰Φ脑u(píng)價(jià)以小組為單位進(jìn)行檢查，當(dāng)小組所有學(xué)生都完成實(shí)驗(yàn)內(nèi)容后現(xiàn)場演示并回答教師的問題，教師根據(jù)實(shí)驗(yàn)結(jié)果對實(shí)驗(yàn)?zāi)芰M(jìn)行評(píng)價(jià)，激發(fā)學(xué)生的學(xué)習(xí)興趣和動(dòng)手操作能力。

5 結(jié)束語

課程組分析了“數(shù)字邏輯技術(shù)”課程存在的問題，從教學(xué)內(nèi)容、實(shí)驗(yàn)平臺(tái)、考核方式等方面進(jìn)行了改革。實(shí)踐結(jié)果表明，基于EDA 技術(shù)的教學(xué)內(nèi)容較好地培養(yǎng)了學(xué)生的實(shí)踐動(dòng)手能力、創(chuàng)新能力及團(tuán)隊(duì)協(xié)作能力。學(xué)生在學(xué)習(xí)過程中，能夠?qū)W以致用，體會(huì)到理論課內(nèi)容在實(shí)驗(yàn)課中的指導(dǎo)作用，實(shí)驗(yàn)課又加深了對理論課的理解，提升了學(xué)生的學(xué)習(xí)興趣和學(xué)習(xí)效率。