常帥軍 馬海倫 李浩 歐樹基 郭建飛 鐘鳴浩 劉莉?

1) (西安電子科技大學(xué)微電子學(xué)院,寬禁帶半導(dǎo)體國家重點實驗室,西安 710071)

2) (西安電子科技大學(xué)廣州研究院,廣州 510555)

1 引言

隨著CMOS IC 中短柵長、薄柵氧化層等先進工藝的發(fā)展,在提高集成電路性能和集成度的同時,內(nèi)部電路在靜電放電時更易遭受破壞,因此改善ESD 防護器件的魯棒性已經(jīng)成為了研究的熱點問題之一[1].寬禁帶材料4H-SiC 因其高溫、大功率和高壓條件下優(yōu)異的材料性能,能夠克服硅材料的限制,更適用于航空航天、汽車等高壓大功率器件領(lǐng)域.在ESD 器件應(yīng)用方面,盡管4H-SiC 相比Si有著很多的優(yōu)勢,但目前對基于SiC 材料的ESD防護器件的研究還很少[1].由于4H-SiC 材料的臨界電場(Ec=2.4 MV/cm)大約為Si 材料(Ec=0.25 MV/cm)的十倍,且載流子遷移率低,空穴遷移率不足Si 材料空穴遷移率的四分之一[2],這使得傳統(tǒng)4H-SiC GGNMOS 器件的觸發(fā)電壓非常大,造成回滯效應(yīng)相比硅基器件劇烈.近年,由韓國學(xué)者Do 等[3]提出了基于4H-SiC 材料的新型HHFGNMOS 結(jié)構(gòu),該結(jié)構(gòu)采用常見于SCR 結(jié)構(gòu)的分段結(jié)構(gòu)以及柵極耦合技術(shù)[4,5].在同一工藝流片后,TLP 測試結(jié)果顯示HHFGNMOS 結(jié)構(gòu)的觸發(fā)電壓VT1由GGNMOS的250 V 減小至205 V,維持電壓VH由74 V 提高至122 V,顯著改善了4HSiC 材料本身所帶來的劇烈回滯現(xiàn)象.但因電流集邊效應(yīng)HHFGNMOS 與GGNMOS的ESD電流主要通過靠近柵極的漏區(qū)內(nèi)側(cè)泄放,造成電流分布過于密集.

據(jù)此,本文在4H-SiC HHFGNMOS 基礎(chǔ)上對MOS 管的漏區(qū)的底部進行改造,將其改為梳型(comb-like)結(jié)構(gòu),并利用TCAD 軟件仿真,結(jié)果顯示采用梳型結(jié)構(gòu)后明顯的改善了漏區(qū)內(nèi)側(cè)的電流分布問題,并且在合理的參數(shù)設(shè)置下,comb-like 4H-SiC HHFGNMOS 較4H-SiC HHFGNMOS的二次失效電流IT2提升5 A,維持電壓VH增大8 V,從而在面積不變,工藝相兼容的條件下明顯的改善了結(jié)構(gòu)性能.

2 一種新型Comb-like 4H-SiC HHFGNMOS ESD 防護器件

眾所周知,GGNMOS 是一種應(yīng)用十分廣泛的ESD 結(jié)構(gòu),與CMOS 工藝兼容,其結(jié)構(gòu)如圖1(a)所示,無論是基于SiC 材料還是Si 材料,在正常情況下,由于MN1的反向結(jié)高勢壘的作用,器件不工作.當(dāng)ESD 正脈沖作用于陽極時,Drain/P_Body PN 結(jié)反向擊穿,形成的空穴電流注入P_Body,當(dāng)Rp 壓降超過0.7 V 時,寄生三極管QN1導(dǎo)通,泄放ESD 電流,以此達到保護芯片的目的.然而傳統(tǒng)GGNMOS 結(jié)構(gòu)并未改善基底材料為4H-SiC時所帶來的劇烈回滯現(xiàn)象,因此無法滿足ESD 器件日趨縮小的設(shè)計窗口.

圖1 本文中所涉及到的4H-SiC ESD 防護器件結(jié)構(gòu) (a) 4H-SiC GGNMOS (grounded-gate NMOS)結(jié)構(gòu);(b) 4H-SiC HHFGNMOS(high holding voltage floating gate NMOSFET)結(jié)構(gòu);(c) comb-like 4H-SiC HHFGNMOS 結(jié)構(gòu);(d) comb-like 4H-SiC HHFGNMOS俯視圖Fig.1.4H-SiC ESD protection device structure involved in this paper: (a) 4H-SiC GGNMOS (grounded gate NMOS) structure;(b) 4H-SiC HHFGNMOS (high holding voltage floating gate nMOSFET) structure;(c) comb-like 4H-SiC HHFGNMOS structure;(d) comb-like 4H-SiC HHFGNMOS top view.

圖1(b)是韓國學(xué)者Do 等于2020 年提出的4H-SiC HHFGNMOS 結(jié)構(gòu),該結(jié)構(gòu)由兩個NMOSFET 組成,分別標(biāo)記為為MN1和MN2.MN1漏極連接到陽極,MN1的柵極與MN2的漏極相連,MN1的源極及P_Body 電極與MN2的柵極、源極、P_Body 電極共同接至陰極.在正常工作情況下,HHFGNMOS 由于MN1的反向結(jié)高勢壘的作用,該器件不工作.當(dāng)ESD 正脈沖作用于陽極時,MN1的Drain/P_Body PN 結(jié)發(fā)生雪崩擊穿,產(chǎn)生的空穴電流驅(qū)動MN1寄生三極管QN1導(dǎo)通以泄放ESD 電流.MN1的柵極連接到MN2的反向結(jié),且MN1的柵極與漏區(qū)存在寄生電容,由于柵極耦合效應(yīng)在ESD 正脈沖到達陽極時,MN1柵極形成一定的柵壓,增強了Drain/P_Body PN 結(jié)的反向場強,使得更早發(fā)生雪崩擊穿,降低了VT1,另一方面,MN1P+面積的減少減小了流經(jīng)P_Body 區(qū)域的空穴電流,有助于QN1的正向偏置,進一步減小了VT1[6,7].MN1的源區(qū)采取分段結(jié)構(gòu),將N+/P+相互嵌套,減小源區(qū)N+有源區(qū)面積,器件導(dǎo)通時減小了寄生三極管的發(fā)射極注入效率,由文獻[1]所知,寄生npn 電流增益:

其中γ和αT分別為寄生 npn 管的發(fā)射極注入效率和基區(qū)輸運系數(shù);

當(dāng)γ減小,電流增益β減小,而β減小就會影響到寄生npn 管QN1集電極電流Ic的減小:

其中IS為理想飽和電流;Qb為基區(qū)電荷系數(shù);VT為熱電壓.

當(dāng)Ic減小時,維持電壓增大.根據(jù)分析結(jié)果HHFGNMOS 結(jié)構(gòu)性能出色,但仍存在因電流集邊效應(yīng)使得ESD 電流主要從漏區(qū)內(nèi)側(cè)泄放到陰極的問題,導(dǎo)致電流分布比較密集,ESD 脈沖引起的自加熱效應(yīng)更集中,更容易造成器件熱失效.

comb-like 4H-SiC HHFGNMOS 結(jié)構(gòu)與4HSiC HHFGNMOS 主要工作機理相同,但在HHFGNMOS的基礎(chǔ)上將漏區(qū)改為comb-like 結(jié)構(gòu),該結(jié)構(gòu)在保持HHFGNMOS 結(jié)構(gòu)優(yōu)點的同時,提升了漏區(qū)凹處電勢,對原有寄生NPN 晶體管QN1的電流集邊效應(yīng)進行改進,利用了電流集邊效應(yīng)[8],降低漏區(qū)內(nèi)側(cè)的電流密度,使得電流分布變得均勻,同時維持電壓小幅度增大,減小因SiC 材料特性所帶來的的劇烈回滯現(xiàn)象,提高器件的魯棒性.

3 TCAD 仿真結(jié)果分析與討論

3.1 TLP(傳輸線)脈沖瞬態(tài)仿真測試結(jié)果

TLP 脈沖是具有一定上升沿和脈沖寬度的電流脈沖,廣泛應(yīng)用于對ESD 器件的性能測試[9],不同的脈沖寬度可以模擬不同的靜電事件,本文通過10 ns 上升沿、100 ns 脈沖寬度的TLP 脈沖模擬HBM 靜電事件對三種器件結(jié)構(gòu)進行瞬態(tài)仿真測試.在仿真中,comb-like 4H-SiC HHFGNMOS與4H-SiC HHFGNMOS 尺寸保持相同,源極分段部分為13 段,每段寬度相同.所有器件柵長均為2 μm,摻雜區(qū)寬度均為200 μm.4H-SiC GGNMO S 長為45 μm,comb-like 4H-SiC HHFGNMOS 與4H-SiC HHFGNMOS 長為72 μm.此外,comblike 4H-SiC HHFGNMOS 結(jié)構(gòu)中W=1 μm,S=1 μm,D=0.1 μm.表1 給出了仿真過程中所使用的器件結(jié)構(gòu)參數(shù).

表1 comb-like 4H-SiC HHFGNMOS 結(jié)構(gòu)參數(shù)Table 1.structural parameters of comb-like 4H-SiC HHFGNMOS.

仿真過程中所采用的物理模型包括analytic,fldmob 遷移率模型,Selberherr 電離模型,bgn 禁帶變窄模型,auger,srh 復(fù)合模型等.圖2為以上三種基于4H-SiC 材料器件的TLPI-V特性曲線,插圖為TLP 脈沖電路原理圖.其中GGNMOS的觸發(fā)電壓、維持電壓、二次失效電流分別為250 V,78 V,17 A 與文獻[3]基本吻合,HHFGNMOS的觸發(fā)電壓、維持電壓、二次失效電流分別為202 V,118 V,17 A 與文獻[3]中205 V,122 V,17 A 基本吻合,GGNMOS,HHFGNMOS 泄漏電流為1×10—8A 與文獻基本吻合,說明仿真采用的物理和結(jié)構(gòu)模型是合理的.

圖2 基于4H-SiC的GGNMOS,HHFGNMOS,Comb-Like HHFGNMOS 三種結(jié)構(gòu)的TLP I-V 仿真特性曲線Fig.2.TLP I-V simulation characteristic curves of GGNMOS,HHFGNMOS and comb-like HHFGNMOS based on 4H-SiC.

據(jù)前分析,4H-SiC HHFGNMOS 結(jié)構(gòu)相比于4H-SiC GGNMOS,大大減小了回滯現(xiàn)象,但仍存在電流分布過于密集導(dǎo)致自加熱效應(yīng)比較嚴(yán)重的問題.圖3 給出了comb-like 4H-SiC HHFGNMOS與4H-SiC HHFGNMOS 器件在同一TLP 脈沖瞬態(tài)仿真時的電流密度分布圖,圖中均選取陽極電流為85 mA/um 時刻的電流密度分布,以確保器件處于已觸發(fā)狀態(tài)下,由此可見comb-like 結(jié)構(gòu)利用電流集邊效應(yīng)有效地降低了漏區(qū)內(nèi)側(cè)的電流密度,提高了電流分布的均勻性.圖3 仿真的同時對comblike 4H-SiC HHFGNMOS 與4H-SiC HHFGNMOS晶格溫度在TLP 脈沖測試期間的變化進行了提取,如圖4 所示,從圖4 可以明顯地看出,相比于4H-SiC HHFGNMOS 結(jié)構(gòu),comb-like 4H-SiC HHFGNMOS 結(jié)構(gòu)的晶格溫度得到有效降低,在4HSiC HHFGNMOS 達到二次擊穿點時,晶格溫度由熔點2073 K 降至1872 K.結(jié)合圖3 可以看到,由于comb-like 結(jié)構(gòu)改善了電流分布,減輕了電流聚集導(dǎo)致的自加熱效應(yīng),使二次失效電流由17 A 提升到22 A;同時一定程度上提升了維持電壓,使得VH由118 V 提高到126 V,整體上較大程度改善了器件的性能.

圖3 4H-SiC HHFGNMOS 和comb-like 4H-SiC HHFGNMOS 漏區(qū)電流密度分布 (a) 4H-SiC HHFGNMOS 漏區(qū)電流密度分布;(b) comb-like 4H-SiC HHFGNMOS 漏區(qū)電流密度分布(W=1 μm,S=1 μm,D=0.1 μm);(c) 電流密度梯度圖Fig.3.Drain current density distribution of 4H-SiC HHFGNMOS and comb-like 4H-SiC HHFGNMOS: (a) Drain current density distribution of 4H-SiC HHFGNMOS;(b) drain current density distribution of comb-like 4H-SiC HHFGNMOS (W=1 μm,S=1 μm,D=0.1 μm).

圖4 Comb-Like 4H-SiC HHFGNMOS 與 4H-SiC HHFGNMOS相同應(yīng)力下晶格溫度曲線Fig.4.Lattice temperature curve of Comb-like 4H-SiC HHFGNMOS and 4H-SiC HHFGNMOS under the same stress.

3.2 Comb-like 結(jié)構(gòu)的設(shè)計變量對電流分布的影響研究

如圖1(c)所示,W(width),S(spacing),D(depth)是Comb-like 結(jié)構(gòu)性能的影響參數(shù),當(dāng)W=1 μm,S=1 μm,D=0.1 μm 時,如圖2 和圖3所示Comb-like 結(jié)構(gòu)較為顯著的改善了HHFGNMOS 結(jié)構(gòu)魯棒性,現(xiàn)依次改變W,S,D值探究各參數(shù)的影響.

圖5 給出了Comb-like 4H-SiC HHFGNMOS在W=1 μm,S=1 μm,D=0.1 μm的基礎(chǔ)上依次改變W,S,D時的漏區(qū)電流密度分布,圖中均選取陽極電流為85 mA/μm 時刻的電流密度分布,與圖3 提取電流密度分布時的電學(xué)特性條件保持一致.圖5(a)和圖5(b)分別是D=0.05 μm,0.15 μm 及W和S不變時的電流密度分布,由圖5(a)可知D=0.05 μm 時減輕了漏區(qū)內(nèi)側(cè)的電流集邊現(xiàn)象,但改善程度較小,這是因為D較小時comblike 結(jié)構(gòu)的凹處電勢提升不明顯,不能更有效地利用電流集邊效應(yīng);由圖5(b)可知,此時也顯著減輕了電流集邊效應(yīng),但此時漏區(qū)面積的減少導(dǎo)致漏區(qū)電阻相對圖3(b)時增大更加明顯,更易發(fā)生熱損傷,不能更好的改善HHFGNMOS 結(jié)構(gòu)魯棒性.圖5(c)和圖5(d)分別是S=0.5,2 μm 及W和D不變時的電流密度分布,由圖5(c)可知S較小時,因相鄰的凸處距離過近,不利于電流的均勻分布,削弱了comb-like 結(jié)構(gòu)改善效果;而在圖5(d)中S較大時,反而會加劇漏區(qū)內(nèi)測的電流集邊,這是因為當(dāng)S過大時,凸處的電勢增大也很明顯,導(dǎo)致無法利用電流集邊效應(yīng),反而因為凹處電勢的提升,導(dǎo)致漏區(qū)內(nèi)側(cè)的電流集邊效應(yīng)更加劇烈.圖5(e)和圖5(f)分別是W=0.5,2 μm 及S和D不變時的電流密度分布,由圖5(e)可知W=0.5 μm 時電流分布更加密集,這時因為W較小,S相對于W過大,導(dǎo)致凸處電勢相對較大,同時凹處電勢的提升,使得電流集邊非常嚴(yán)重,此時Comblike 結(jié)構(gòu)有著較強的負面作用;當(dāng)W=2 μm 時,此時因為W過大導(dǎo)致凹處相對凸處電勢提升不明顯,使得改善效果不佳。

圖5 Comb-like 4H-SiC HFGNMOS 結(jié)構(gòu)不同設(shè)計變量時漏區(qū)電流密度分布 (a) W=1 μm,S=1 μm,D=0.05 μm;(b) W=1 μm,S=1 μm,D=0.15 μm;(c) W=1 μm,S=0.5 μm,D=0.1 μm;(d) W=1 μm,S=2 μm,D=0.1 μm;(e) W=0.5 μm,S=1 μm,D=0.1 μm;(f) W=2 μm,S=1 μm,D=0.1 μmFig.5.Drain current density distribution of Comb-like 4H-SiC HHFGNMOS structure under different design variables: (a) W=1 μm,S=1 μm,D=0.05 μm;(b) W=1 μm,S=1 μm,D=0.15 μm;(c) W=1 μm,S=0.5 μm,D=0.1 μm;(d) W=1 μm,S=2 μm,D=0.1 μm;(e) W=0.5 μm,S=1 μm,D=0.1 μm;(f) W=2 μm,S=1 μm,D=0.1 μm.

因此,不合適的W,S,D取值有時會起到負面作用,使得電流分布更加密集,器件設(shè)計時應(yīng)進行多次仿真,確定合適的W(width),S(spacing),D(depth)值.理想的comb-like 結(jié)構(gòu)使電流的分布更加均勻,有利于提高器件魯棒性;同時小幅度增大維持電壓,改善4H-SiC 傳統(tǒng)ESD 器件的劇烈回滯現(xiàn)象.

4 總結(jié)

本文通過利用 TCAD 仿真軟件對Comb-like 4H-SiC HHFGNMOS 結(jié)構(gòu)進行研究,采用comblike 結(jié)構(gòu)對4H-SiC HHFGNMOS 進行了優(yōu)化改良,利用電流集邊效應(yīng),降低原本因為電流集邊效應(yīng)導(dǎo)致的漏極內(nèi)側(cè)較大的電流密度,使得電流分布更加均勻,與此同時,該結(jié)構(gòu)一定程度增大了泄漏電流,使得器件靜態(tài)功耗變大.經(jīng)過仿真發(fā)現(xiàn),在同一應(yīng)力下,Comb-like 4H-SiC HHFGNMOS 電流密度分布明顯更加均勻,最大晶格溫度由4HSiC 熔點2073 K 降至1872 K,二次失效電流IT2由17 A 提升至22 A,提高了29%,維持電壓VH由118 V 提升至126 V,提高了6.7%,觸發(fā)電壓VT1微弱增加,此外Comb-like 4H-SiC HHFGNMOS的回滯與4H-SiC GGNMOS 及4H-SiC HHFGNMOS相比減小了55.2%和5%.在面積不變、工藝相兼容的情況下較大程度改善了器件的魯棒性,減小了回滯效應(yīng).