顧俊杰，白雪麗

（1.北華航天工業(yè)學(xué)院 電子與控制工程學(xué)院，河北廊坊 065000；2.北華航天工業(yè)學(xué)院計(jì)算機(jī)學(xué)院，河北廊坊 065000）

隨著我國航空、航天、航海等國防事業(yè)在技術(shù)上不斷取得突破性進(jìn)展，為實(shí)現(xiàn)高精度空間探測、各種飛行器的精準(zhǔn)導(dǎo)航以及軍事上的精確打擊等目標(biāo)，對慣導(dǎo)產(chǎn)品的精度提出了新的要求，而陀螺馬達(dá)作為陀螺儀的關(guān)鍵部件，其工作狀態(tài)的實(shí)時(shí)、高精度監(jiān)測對慣導(dǎo)產(chǎn)品的精度具有重要意義[1]。目前，數(shù)據(jù)采集行業(yè)以美國NI 公司最為領(lǐng)先，其產(chǎn)品接口齊全、種類多、應(yīng)用廣泛。然而，目前市場通用采集卡精度方面普遍稍有欠缺，性能優(yōu)異的產(chǎn)品價(jià)格往往較高，且對陀螺馬達(dá)的測試不具備針對性，容易造成資源浪費(fèi)或欠缺。因此，設(shè)計(jì)了一款高采樣率、高精度的多通道數(shù)據(jù)采集卡。

1 系統(tǒng)總體設(shè)計(jì)

系統(tǒng)的總體架構(gòu)框圖如圖1 所示，系統(tǒng)由實(shí)現(xiàn)單端差分切換及多通道功能的多路開關(guān)單元、輸入信號調(diào)理電路、ADC 采樣電路、FPGA 主控單元、PCI通信模塊以及PC 上位機(jī)組成。單端差分切換模塊主要實(shí)現(xiàn)被測信號單端、差分采集模式切換；信號調(diào)理電路主要實(shí)現(xiàn)兩個(gè)功能：一是對被測信號進(jìn)行濾波處理以保證信號穩(wěn)定，二是對被測信號作幅值調(diào)整，使信號幅值大小與ADC 輸入范圍相匹配，保證ADC 采樣精度；硬件電路的控制由主控器件FPGA實(shí)現(xiàn)，并完成數(shù)據(jù)實(shí)時(shí)采集處理等功能；PCI 通信模塊用來承擔(dān)FPGA 與上位機(jī)的通信任務(wù)[2-3]。

圖1 系統(tǒng)總體結(jié)構(gòu)框圖

2 硬件電路設(shè)計(jì)

2.1 單端差分切換電路

系統(tǒng)多通道功能和單端差分輸入方式切換方案采用四片多路模擬開關(guān)ADG1207 芯片，具有8 路差分通道，導(dǎo)通電阻為120 Ω，-3 dB 帶寬為490 MB，道間串?dāng)_為-85 dB。由高電平有效使能信號EN 控制3 位地址線A2、A1、A0，選通其中某一通道，當(dāng)要關(guān)閉當(dāng)前所有通道時(shí)則由FPGA 發(fā)送低電平給EN。ADG1207 先斷開后閉合且每通道的雙向切換性能優(yōu)異，并且輸入信號范圍能擴(kuò)展到其電源范圍內(nèi)，可提高系統(tǒng)準(zhǔn)確性和安全性[4-6]。

2.2 信號調(diào)理電路模塊

信號調(diào)理電器模塊包括低通和高通兩種濾波電路、具有可編程功能的兩級放大電路以及具備衰減功能的單端轉(zhuǎn)差分電路，如圖2 所示。

圖2 信號調(diào)理電路模塊

系統(tǒng)所使用信號采集現(xiàn)場電磁干擾較強(qiáng)，需要為模擬前通道設(shè)計(jì)合適的濾波電路，減少干擾信號對系統(tǒng)采集精度的影響。

系統(tǒng)的輸入信號幅值范圍為-10～+10 V，根據(jù)設(shè)計(jì)需求，模擬前通道輸入范圍要具備四個(gè)檔位量程，分別是±10 V、±5 V、±1 V、±0.5 V。為保證測試精度，需要對小信號進(jìn)行放大，以使之與系統(tǒng)采樣電路輸入范圍相匹配，因此四個(gè)檔位對應(yīng)的放大倍數(shù)分別為1 倍、2 倍、10 倍、20 倍。該功能的實(shí)現(xiàn)采用了兩片可編程增益儀放大器AD8250，可通過FPGA 進(jìn)行邏輯控制產(chǎn)生系統(tǒng)所需的四種增益檔位，其放大倍數(shù)的組合分別為1×1、1×2、10×1、10×2[7-9]。

由于ADC 輸入范圍為-VREF～+VREF，且該系統(tǒng)采樣電路中ADC 的參考電壓設(shè)置為4.5 V，故需要將模擬前端送來的±10 V 被測信號作衰減，同時(shí)實(shí)現(xiàn)由單端信號到差分信號的轉(zhuǎn)換[10]。該模塊采用了全差分漏斗放大器AD8475 作為核心器件，AD8475 有兩種衰減增益：0.4 倍和0.8 倍，結(jié)合ADC 輸入范圍，該系統(tǒng)采用衰減0.4 倍，從而使不同檔位輸出信號范圍一致，經(jīng)過兩級放大及衰減后，四個(gè)檔位的輸入、輸出情況如表1 所示。

表1 四個(gè)檔位輸入信號縮放倍數(shù)及輸出范圍

2.3 模數(shù)轉(zhuǎn)換電路

模數(shù)轉(zhuǎn)換器采用了美國德州儀器的ADS8861 芯片，該芯片是一款采用真差分輸入方式的16 位ADC，1 Msps 是其能達(dá)到的最高采樣率，采用SPI 兼容串行接口，信噪比可達(dá)96 dB，具有±1.0LSB 的積分非線性和微分非線性，輸入信號共模電壓范圍為0～VREF，該系統(tǒng)配置電壓為2.25 V。為了避免發(fā)生頻率混疊現(xiàn)象，針對采樣電路設(shè)計(jì)了抗混疊濾波器，用來濾除高頻諧波，確保高頻信號不會疊加到低頻信號[11]。其配置電路如圖3 所示。

圖3 模數(shù)轉(zhuǎn)換器配置電路

3 部分FPGA邏輯設(shè)計(jì)與實(shí)現(xiàn)

3.1 采集通道邏輯設(shè)計(jì)

系統(tǒng)中ADG1207 對各通道輪流切換，其真值表如表2 所示。系統(tǒng)共四片ADG1207，其中一片控制系統(tǒng)單端信號輸入方式和差分信號輸入方式的切換，其余三片并聯(lián)使用，控制多通道間切換，由各自使能信號EN 決定是否開啟。在進(jìn)行多通道間的切換時(shí)，三片并聯(lián)開關(guān)只允許其中一片和它的一個(gè)通道開啟。

表2 多路模擬開關(guān)ADG1207真值表

采集通道控制電路完成單端信號輸入與差分信號輸入的模式切換，由于多路信號同時(shí)采集，開關(guān)需要不停地順序切換，ADC 轉(zhuǎn)換后傳給FPGA 的數(shù)據(jù)是由多個(gè)通道順序拼接起來的，因此需要將該數(shù)據(jù)還原為各個(gè)通道的原始數(shù)據(jù)，最后再對還原后的數(shù)據(jù)進(jìn)行處理。數(shù)據(jù)的拼接與組合如圖4 所示。

圖4 ADC采集數(shù)據(jù)分解及組合示意圖

3.2 程控增益控制邏輯

AD8250 具有靈活的可配置增益模式，可根據(jù)系統(tǒng)需要將增益模式配置為透明模式或鎖存模式。由于鎖存增益模式中，可由FPGA發(fā)送高低電平控制寫使能引腳，在其下降沿時(shí)刻根據(jù)A1、A 0高低電平情況鎖定當(dāng)前所對應(yīng)的增益，故而將增益模式配置為鎖存模式，其增益配置情況如表3 所示，鎖存增益模式下的時(shí)序如圖5 所示。其中，寫使能引腳高電平時(shí)間和低電平時(shí)間分別不少于40 ns 和20 ns。

表3 鎖存增益模式配置表

圖5 鎖存增益模式時(shí)序圖

3.3 ADC控制模塊邏輯

文中采樣電路的模數(shù)轉(zhuǎn)換器為ADS8861，其采用的SPI 接口有“三線模式”、“四線模式”，同時(shí)支持菊花鏈操作[12-13]。文中采用三線模式中的無Busy 信號模式，其時(shí)序如圖6 所示。

圖6 ADS8861“三線無Busy信號模式”工作時(shí)序圖

在三線模式中無Busy 信號模式下，DIN 始終為高電平，F(xiàn)PGA 先將CONVST 信號拉低，采樣開始后CONVST 持續(xù)至少半個(gè)SLCK 時(shí)間的高電平，然后拉低；此時(shí)FPGA 輸出時(shí)鐘信號，數(shù)據(jù)的采集轉(zhuǎn)換完成與SCLK 同步，由DOUT 引腳從高位到低位串行送到FPGA 內(nèi)部，同時(shí)轉(zhuǎn)為并行數(shù)據(jù)，最后將輸出的二進(jìn)制補(bǔ)碼數(shù)據(jù)轉(zhuǎn)換為16 位的無符號數(shù)據(jù)[14]。

為了更直觀地了解到ADC 各引腳上的信號變化情況，利用Quartus 自帶的嵌入式邏輯分析儀SignalTap 進(jìn)行觀測。ADS8861 的數(shù)據(jù)手冊中給出的SCLK 最高頻率為66.6 MHz，文中采用50 MHz 作為參考。模塊控制時(shí)鐘CLK 用100 MHz，并作為邏輯分析儀參考時(shí)鐘，每50 個(gè)SCLK 時(shí)鐘完成一次采樣，實(shí)現(xiàn)單通道的最高采樣率1 Msps，則48 通道綜合采樣率不低于10 ksps。CONVST高電平持續(xù)60個(gè)CLK，之后被拉低，所采集到的數(shù)據(jù)同步于SCLK，由DOUT串行送出，數(shù)據(jù)在控制模塊中完成串并轉(zhuǎn)換送至其他模塊。將程序下載至板卡，在Signal Tap 中對各個(gè)信號進(jìn)行抓取觀測，結(jié)果如圖7 所示。

圖7 ADS8861控制模塊時(shí)序測試圖

4 系統(tǒng)測試

在分別完成系統(tǒng)軟硬件的調(diào)試之后，在工控機(jī)上對系統(tǒng)作整體測試，測試內(nèi)容包括單端與差分模式信號采集、采集通道的切換、四個(gè)檔位增益控制下的信號采集、系統(tǒng)精度分析。測試使用研華工控機(jī)610L，Win7 32 位操作系統(tǒng)，Labview 2015 設(shè)計(jì)編寫的上位機(jī)軟件[15-17]。采集系統(tǒng)輸入信號由信號發(fā)生器DG1022U 提供。整體測試前對系統(tǒng)各個(gè)模塊進(jìn)行檢查，確保正常工作。

該系統(tǒng)的精度測試使用可編程高精電源DP1308A和五位半臺表DM3058，以臺表測量值作為參考值，對系統(tǒng)采集到的數(shù)據(jù)與臺表測量值的誤差進(jìn)行分析。X1-X1、X1-X2、X10-X1 和X10-X2 四個(gè)增益檔 位的輸入信號范圍分別設(shè)置為±4.5～±9 V、±2～±4.5 V、±0.45～±0.9 V 以及±0.225～±0.5 V，每個(gè)增益檔位的輸入信號分正、負(fù)電壓兩種情況進(jìn)行測試。圖8 中顯示了利用Matlab 軟件對系統(tǒng)四個(gè)增益檔位下所采集的數(shù)據(jù)進(jìn)行精度分析得出的誤差情況。

圖8 四種增益檔位下所采集數(shù)據(jù)的誤差情況

對系統(tǒng)采集到的數(shù)據(jù)進(jìn)行分析處理后，在Matlab 工作區(qū)域使用其自帶工具找到誤差最大的極值點(diǎn)，得到四個(gè)增益檔位下最大誤差點(diǎn)對應(yīng)的臺表值、系統(tǒng)采集值及其誤差大小情況，如表4 所示。

由表4 可知，在1 倍、2 倍增益檔位下，系統(tǒng)采集誤差較小，均在0.1%以內(nèi)；在10 倍、20 倍增益檔位下，系統(tǒng)采集到的數(shù)據(jù)誤差相比1 倍、2 倍增益檔位下誤差稍大，但其誤差范圍仍在0.2%以內(nèi)，仍具有較高精度。綜合以上分析情況可知，該文所設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)在四個(gè)增益檔位下所采集到的數(shù)據(jù)相對誤差均在0.2%以內(nèi)，達(dá)到了設(shè)計(jì)指標(biāo)要求。

表4 不同增益下最大誤差點(diǎn)對應(yīng)值及誤差大小

5 結(jié)論

該文以慣導(dǎo)產(chǎn)品中多路陀螺馬達(dá)工作中的多個(gè)工作狀態(tài)參量的高精度測量為目標(biāo)，設(shè)計(jì)了以FPGA為控制器件的多通道增益可調(diào)的數(shù)據(jù)采集系統(tǒng)，實(shí)現(xiàn)了單端信號采集模式和差分信號采集模式的可切換工作模式，同時(shí)系統(tǒng)具備的四個(gè)增益檔位可調(diào)功能增強(qiáng)了其工作適用場景，與當(dāng)前市場通用數(shù)據(jù)采集卡相比，各項(xiàng)技術(shù)指標(biāo)均達(dá)到了多路陀螺馬達(dá)的監(jiān)測需求。系統(tǒng)的操作具有簡單易用、穩(wěn)定性好等特點(diǎn)，實(shí)現(xiàn)了針對陀螺馬達(dá)多個(gè)工作參量較高精度的測量，減少了繁瑣的工作程序，使陀螺馬達(dá)工作狀態(tài)的監(jiān)測效率得到極大提高，同時(shí)系統(tǒng)的使用范圍具有較強(qiáng)的可擴(kuò)展屬性。