方 毅 梁旭聲 史志芳 韓國軍

(廣東工業(yè)大學信息工程學院 廣州 510006)

1 引言

6G 技術可以實現(xiàn)更快的網(wǎng)絡速率、更低的接入時延以及更廣的通信規(guī)模，但是該技術的產(chǎn)生也給存儲設備帶來了巨大的挑戰(zhàn)。隨著新一代移動通信技術的快速發(fā)展和各種應用場景的出現(xiàn)，產(chǎn)生了海量的應用數(shù)據(jù)，對存儲設備的容量和可靠性都提出了更高的要求。與非門(Not AND, NAND)閃存作為一種高效的存儲介質已廣泛應用于各種存儲設備。隨著芯片封裝尺寸的不斷縮小以及多級電平單元(Multi-Level Cell, MLC)技術的發(fā)展，閃存遭受了更為復雜的噪聲和干擾[1]。這些噪聲主要包括編程噪聲、隨機電報噪聲(Random Telegraph Noise,RTN)、數(shù)據(jù)持久性噪聲(Data Retention Noise,DRN)以及單元間干擾(Cell to Cell Interference,CCI)，嚴重影響了閃存的可靠性和耐用性[2,3]。

為了提高數(shù)據(jù)存儲的可靠性，差錯控制編碼(Error Control Codes, ECCs)技術被應用于提升閃存系統(tǒng)的誤碼性能。作為一種逼近容量限的差錯控制編碼，低密度奇偶校驗碼(Low Density Parity Check Code, LDPC)在置信度傳播(Belief Propagation, BP)譯碼下可獲得優(yōu)異的糾錯性能，故已被廣泛地應用在閃存系統(tǒng)中[4]。

準確的對數(shù)似然比(Log Likelihood Ratio, LLR)信息是保證BP譯碼成功的前提條件[5,6]。然而NAND閃存存在各種噪聲和干擾，對LLR信息的準確性產(chǎn)生了極大影響。為了提高LLR信息的可靠性，Aslam等人[7]提出了持久性感知置信度傳播譯碼算法(Retention-Aware Belief-Propagation,RABP)。Zhang等人[8]提出了一種噪聲特性輔助的LLR校正方法。但以上方案僅考慮了閃存單元遭受噪聲和干擾后的LLR優(yōu)化，并未考慮特定狀態(tài)單元的抗干擾特性。

實際上，數(shù)據(jù)持久性噪聲和單元間干擾與閃存單元閾值電壓狀態(tài)密切相關。存儲低電壓狀態(tài)的單元發(fā)生電子泄露的概率較小，其遭受數(shù)據(jù)持久性噪聲影響也就比較輕。同時，存儲低電壓狀態(tài)的單元在編程時閾值電壓偏移更小，所導致的單元間干擾也就更小。因此，更多存儲單元處于低電壓狀態(tài)能夠有效降低數(shù)據(jù)持久性噪聲和單元間干擾對存儲可靠性造成的影響[9,10]。

為了提高存儲單元中低電壓狀態(tài)的比例，Guo等人[11]提出了一種數(shù)據(jù)模式錯誤感知(Data-Pattern-Aware, DPA)預防方案對原始數(shù)據(jù)進行重映射處理，該方案的基本思想是通過相鄰字節(jié)之間的異或操作或者多項式擬合來增加數(shù)據(jù)中1的比例，從而降低閃存的誤碼率。Wei等人[12]提出了一種新的半字節(jié)重映射編碼方案(Nibble Remapping Coding, NRC)，該方案基于實際數(shù)據(jù)中半字節(jié)短碼組合出現(xiàn)的頻率來設計重映射方案，但是該方案需要針對每一段數(shù)據(jù)設置相應的映射規(guī)則表。Qin等人[13]提出了一種狀態(tài)重映射策略(Cell State Remapping, CeSR)以降低MLC閃存中的原始誤碼率，但是該方案未針對其最低有效位數(shù)據(jù)設計更合理的重映射方案，也未考慮不同閃存結構中干擾的差異。

基于此，本文設計了兩種新穎的重映射方案，分別是基于全位線結構的等精度重映射方案和基于奇偶位線結構的不等精度的重映射方案。通過分析閃存全位線結構和奇偶位線結構中噪聲與干擾的錯誤特性，從而引入比特重映射技術，本技術通過調整原始數(shù)據(jù)中1的比例來增加低閾值電壓狀態(tài)的概率。實驗結果表明，所提出的比特重映射方案能有效提高閃存的誤碼率性能。所提出的比特重映射方案可為6G移動通信中實現(xiàn)數(shù)據(jù)可靠存儲提供一種高效技術方案。

2 MLC閃存信道模型

本文以MLC閃存作為信道模型。在MLC閃存信道中，編程噪聲、單元間干擾、數(shù)據(jù)持久性噪聲和隨機電報噪聲是讀寫過程的主要噪聲來源[14-17]。在加入這些加性噪聲分量后，閃存單元的閾值電壓可通過式(1)計算

2.1 編程噪聲

2.2 數(shù)據(jù)持久性噪聲

數(shù)據(jù)持久性噪聲是一種非平穩(wěn)噪聲，它不僅受PE周期的影響，而且與數(shù)據(jù)保持時間T有關。隨著PE循環(huán)次數(shù)的增加，晶體管中氧化層的絕緣能力降低，加速了其電子泄露，并且隨著數(shù)據(jù)保持時間的增加，存儲在閃存單元中的電子數(shù)量進一步減少，閃存單元的閾值電壓分布向左偏移。數(shù)據(jù)持久性噪聲的閾值電壓分布可以被建模為[15,16]

圖1 MLC閃存信道模型

2.3 單元間干擾

2.4 隨機電報噪聲

3 新型重映射方案

本節(jié)分析了格雷映射場景下MLC閃存的錯誤模式，設計了重映射方案的整體實現(xiàn)框架，提出了基于全位線結構的等精度重映射方案和基于奇偶位線結構的不等精度重映射方案，以調整原始數(shù)據(jù)中的單元狀態(tài)比例。

3.1 錯誤模式分析

MLC閃存中，一個單元存儲2 bit的信息，共有4種不同的閾值電壓狀態(tài)，分別是擦除狀態(tài)S0和編程狀態(tài)S1, S2,S3?；贚DPC碼的自交織特性，當LDPC碼應用在MLC閃存系統(tǒng)時，可以將其視為4脈沖幅度調制(4-Pulse Amplitude Modulation,4PAM)比特交織編碼調制(Bit Interleaved Coded Modulation, BICM)系統(tǒng)[20]。為了獲得優(yōu)異的性能，通常將格雷映射應用于此類系統(tǒng)中，閃存單元4種閾值電壓狀態(tài)分別代表數(shù)據(jù)符號11, 10, 00, 01，相鄰的閾值電壓狀態(tài)之間存在1 bit的差距。圖2描述了格雷映射下的MLC閃存的閾值電壓分布，可以看出當閃存單元的閾值電壓狀態(tài)發(fā)生改變時，大概率只會發(fā)生1個比特的錯誤。

圖2 格雷映射下的MLC閃存閾值電壓分布

在格雷映射場景下，閃存的低電壓狀態(tài)表示數(shù)據(jù)符號11和10，顯然這兩種數(shù)據(jù)符號的共同特點是含有較多的1。圖3 給出了兩種不同閃存位線結構在數(shù)據(jù)中1的比例不同的情況下的信道互信息。由此可見，當數(shù)據(jù)中1的比例越高時，信道條件越好。

圖3 兩種閃存結構中不同數(shù)據(jù)的互信息

3.2 比特重映射框架

為了提高閃存的原始誤碼率(Raw Bit Error Rate, RBER)性能，可采用重映射技術提高原始數(shù)據(jù)中1的比例，從而使更多的閃存單元處于低電壓狀態(tài)。通過分析單元狀態(tài)和干擾強度之間的關系以及兩種結構中主要干擾源的差異，提出了兩種重映射方案。方案主要由3部分組成：(1)數(shù)據(jù)分割；(2)比特翻轉；(3)記錄標志位。圖4給出了比特重映射方案的整體實現(xiàn)框架，其中，計算邏輯用于數(shù)據(jù)分割，重映射邏輯用于執(zhí)行比特翻轉操作，片內控制邏輯用于保存用戶數(shù)據(jù)和標志位。

圖4 比特重映射方案的實現(xiàn)框架

(1)數(shù)據(jù)分割。比特重映射技術的處理單元是通過分割數(shù)據(jù)獲得的數(shù)據(jù)段。因此，進行數(shù)據(jù)重映射首先需要將一頁數(shù)據(jù)劃分為幾個數(shù)據(jù)段。每個數(shù)據(jù)段的長度LS可 通過劃分的數(shù)據(jù)段數(shù)N和原始數(shù)據(jù)長度LRD計算得到，具體為

對于分割完成的數(shù)據(jù)段，需要使用計數(shù)邏輯統(tǒng)計段中MSB頁和LSB頁數(shù)據(jù)上0和1的相對比例以便執(zhí)行每個數(shù)據(jù)段最優(yōu)的比特翻轉方案獲得更多低電壓狀態(tài)的閃存單元。特別地，為了適應奇偶位線結構的錯誤特性，需要分別對奇單元和偶單元中的數(shù)據(jù)進行統(tǒng)計。

(2)比特翻轉。對于每個數(shù)據(jù)段，檢測數(shù)據(jù)中0和1的相對比例，判斷是否需要執(zhí)行相應的比特翻轉方案。值得注意的是，對MLC閃存而言，為了獲得更多電壓相對較低的單元，要求增加每個數(shù)據(jù)段中11組合的數(shù)量并盡可能避免01，故需要分別對閃存的最高有效位(Most Significant Bit, MSB)和最低有效位(Least Significant Bit, LSB)頁數(shù)據(jù)進行比特翻轉處理。由圖2可知，對于MSB頁數(shù)據(jù)，低電壓狀態(tài)的顯著特征是含有更多的1，故對于此頁數(shù)據(jù)，1為MSB最佳值，希望通過比特翻轉操作獲得更多的1。對于LSB頁數(shù)據(jù)則需要根據(jù)對應的MSB頁數(shù)據(jù)進行處理：當MSB頁數(shù)據(jù)為1時，由于11的電壓值比10低，此時1為LSB最佳值，故希望通過比特翻轉操作在對應LSB頁中得到更多的1；同理，當MSB頁數(shù)據(jù)為0時，由于00的電壓值比01低，此時0為LSB最佳值，故希望通過比特翻轉操作在對應LSB頁中得到更多的0。

(3)記錄標志位。每個數(shù)據(jù)段執(zhí)行完比特翻轉操作后，需要使用標志位記錄其翻轉情況以便譯碼后選擇適當?shù)哪娣D操作恢復原始數(shù)據(jù)，保存數(shù)據(jù)時標志位可作為帶外數(shù)據(jù)被片內控制邏輯保存在閃存系統(tǒng)中。為了實現(xiàn)完整的讀寫過程，接收端需要在譯碼后執(zhí)行比特逆映射以恢復原始數(shù)據(jù)，因此在發(fā)送端執(zhí)行比特翻轉操作后需要記錄對應的標志位以表明數(shù)據(jù)段所選用的方案：使用標志位“1”代表數(shù)據(jù)段執(zhí)行比特翻轉，標志位“0”代表數(shù)據(jù)段不執(zhí)行比特翻轉，并在發(fā)送端將標志位記錄在帶外數(shù)據(jù)區(qū)，保存在內存中。

3.3 基于不同結構的重映射方案

本節(jié)將提出兩種不同結構的重映射技術，進而通過提高閃存系統(tǒng)中存儲數(shù)據(jù)上1的比例，降低閃存的原始誤碼率。圖5描述了兩種不同的閃存位線結構。對于全位線結構而言，每個單元會受到來自垂直和對角方向的干擾；對于奇偶位線結構而言，閃存單元不僅會受到垂直和對角方向的干擾，還會受到同一字線水平方向上相鄰單元的干擾。因此，本文設計了不同的重映射方案來適應兩種不同位線結構所受單元間干擾的差異。

圖5 全位線和奇偶位線閃存結構的受干擾示意圖

需要指明的是，本文所提比特重映射算法的主要思想是通過提高閃存中低電壓狀態(tài)單元的數(shù)量來降低閃存信道中的噪聲和干擾，而MLC閃存中單元的電壓狀態(tài)可被視作4PAM系統(tǒng)，其所對應的4個數(shù)據(jù)符號可由從高到低的4個電壓狀態(tài)來表示，因此對于其他格雷映射的場景，同樣可通過調整數(shù)據(jù)中符號的比例來提高低電壓單元的數(shù)量，從而減少噪聲對單元狀態(tài)的影響。

3.3.1 基于全位線結構的等精度重映射方案

3.3.2 基于奇偶位線結構的不等精度重映射算方案

如圖5(b)所示，對奇偶位線結構而言，閃存中的奇單元的主要干擾來源是位于下一字線垂直方向上的奇單元，偶單元的主要干擾來源是位于同一字線水平方向上的相鄰奇單元，由此可知奇偶位線結構閃存中奇偶單元對單元間干擾的影響程度并不相同，對奇單元使用更高精度檢測顯然能更有效地降低信道中單元間干擾的影響，故針對奇偶位線結構使用不等精度檢測?；诖?，提出了基于奇偶位線結構的不等精度重映射方案，具體步驟如表2所示。

表2 新型奇偶位線結構重映射方案(算法2)

4 仿真結果分析

本節(jié)為了驗證所提出的基于全位線結構的等精度重映射方案和基于奇偶位線結構的不等精度重映射方案的優(yōu)越性，在MLC閃存系統(tǒng)中對原始數(shù)據(jù)、CeSR方案[13]和所提出的方案進行仿真分析，該仿真是在MATLAB平臺實現(xiàn)的。在仿真中，信道編碼采用的是碼率為8/9的AR4JA原模圖LDPC碼，譯碼采用BP算法且最大迭代次數(shù)設置為50[22]。此外，閃存信道參數(shù)設置如下：寫電壓水平vw∈{1.4,2.6,3.2,3.93}，CCI耦 合 系 數(shù)s=1.5 ,σe=0.35,σp=0.05 ,At=0.000035 ,Bt=0.000235 ,αo=0.3,αi=0.62 ，步進電壓增量為ΔVpp=0.3 V，測試中，使用的原始數(shù)據(jù)長度LRD=3960，并且假設數(shù)據(jù)保留時間T為500 h。

此外，MLC閃存讀取過程的LLR計算采用非均勻量化的方法，閾值電壓分布設置6個參考電壓電平，具體讀參考電壓數(shù)值根據(jù)上述所設的信道參數(shù)通過求解輸入和輸出之間的最大互信息(Maximum Mutual Information, MMI)來獲取。

4.1 全位線結構誤碼性能對比

圖6給出了原始數(shù)據(jù)(1的比例為41.73%)、經(jīng)過CeSR方案和等精度重映射方案(即算法1)處理后的數(shù)據(jù)在全位線MLC閃存信道中的誤碼率對比曲線。由圖6可知，所提出的等精度重映射方案的誤碼率性能優(yōu)于原始數(shù)據(jù)和CeSR方案。具體來說，相對原始數(shù)據(jù)，等精度重映射方案能夠帶來約1700次的編程/擦除循環(huán)次數(shù)的改進；相對CeSR方案，等精度重映射方案能帶來約800次編程/擦除循環(huán)次數(shù)的改進。因此，等精度重映射方案能夠有效地提升全位線結構閃存的可靠性。

圖6 全位線結構誤碼率對比

4.2 奇偶位線結構誤碼性能對比

相較于全位線結構，奇偶位線結構的閃存面臨更復雜的噪聲干擾，但由于其奇偶單元所受干擾程度的差異特性，表2所提出的不等精度重映射方案相較于CeSR方案和等精度重映射方案仍能獲得更優(yōu)的性能。圖7給出了奇偶位線結構MLC信道下各種方案的誤碼率性能對比曲線。可以看出，所提出的不等精度重映射方案可獲得最優(yōu)的誤碼性能。具體而言，相對原始數(shù)據(jù)(1的比例為39.56%)，等精度重映射方案能夠帶來約3600次的編程/擦除循環(huán)次數(shù)的性能增益；相對CeSR方案，等精度重映射方案能帶來約2600次編程/擦除循環(huán)次數(shù)的性能增益；相對表1所提出的等精度重映射方案，不等精度重映射方案能帶來約1400次編程/擦除循環(huán)次數(shù)的性能增益。

表1 新型全位線結構重映射方案(算法1)

圖7 奇偶位線結構誤碼率對比

5 結論

為了在閃存系統(tǒng)中獲得良好的譯碼性能，本文提出基于全位線結構的等精度重映射和基于奇偶位線結構的不等精度重映射方案。具體而言，對于全位線結構，通過對原始數(shù)據(jù)進行等精度的比特翻轉來提高原始數(shù)據(jù)中低電壓狀態(tài)的比例。對于奇偶位線結構，提出了奇偶單元不等精度重映射方案，以適應奇偶單元所受干擾的強度差異性。所設計的比特重映射方案能有效地提升閃存中低電壓狀態(tài)單元的比例，使得閃存單元的電壓偏移降低，因此能夠有效地減少單元間干擾的影響。此外，由于閃存中存儲電子發(fā)生泄露所引起的數(shù)據(jù)持久性噪聲主要發(fā)生在高電壓狀態(tài)單元中，故提高低電壓單元狀態(tài)的比例能夠降低數(shù)據(jù)持久性噪聲發(fā)生的概率。因此，所提出的比特重映射技術能有效地抑制單元間干擾和數(shù)據(jù)持久性噪聲對閃存信道的影響，延長存儲使用壽命。仿真結果表明，所提出的兩種比特重映射方案有效改善了閃存的誤碼性能。因此，所提出的閃存系統(tǒng)性能優(yōu)化方案可為6G移動通信網(wǎng)絡中海量數(shù)據(jù)的可靠存儲提供有效技術解決途徑。