葛 優(yōu),鄒望輝

(長(zhǎng)沙理工大學(xué) 物理與電子科學(xué)學(xué)院,湖南 長(zhǎng)沙 410114)

電可擦寫只讀存儲(chǔ)器(Electrically Erasable Programmable Read Only Memory,EEPROM)可以通過(guò)輸入電信號(hào)反復(fù)擦寫,并且與CMOS 工藝相兼容,因此廣泛應(yīng)用于各類芯片設(shè)計(jì)[1]。相比傳統(tǒng)的雙層多晶硅EEPROM,單層多晶硅EEPROM 相當(dāng)于將雙層結(jié)構(gòu)平鋪開(kāi)來(lái),簡(jiǎn)化了浮柵的制造過(guò)程,因此具有工藝簡(jiǎn)單、與常規(guī)工藝兼容、成本低的特點(diǎn)[2]。但同時(shí)單層結(jié)構(gòu)也在一定程度上增大了存儲(chǔ)單元的面積。Park等所提出的SGLC(Select Gate Lateral Coupling) 單層多晶硅EEPROM 結(jié)構(gòu),其單元面積在0.13 μm 工藝下可以縮減到2.82 μm2,寫入速率可達(dá)到100 μs;但其擦/寫性能在循環(huán)100 次后明顯退化,不適合用于高循環(huán)的數(shù)據(jù)存儲(chǔ)應(yīng)用中[3]。Milani 等所提出的具有深n阱的單元結(jié)構(gòu),在面積很小的同時(shí)有著10000 次的循環(huán)耐久性,但其工藝復(fù)雜,經(jīng)濟(jì)實(shí)用性并不算高[4]。近年Song 等提出一種高性價(jià)比的單層多晶硅EEPROM 結(jié)構(gòu),在具有良好的擦寫特性的同時(shí)可以達(dá)到20000 次的循環(huán),但此類結(jié)構(gòu)具有操作復(fù)雜的缺陷[5]。Torricelli 等提出了具有位粒度擦/寫的結(jié)構(gòu),針對(duì)存儲(chǔ)器塊操作所產(chǎn)生的延遲大、效率低、循環(huán)耐久性低等問(wèn)題進(jìn)行了改進(jìn),但其寫入速率較慢[6]。Ermakov 等提出一種超低功耗的EEPROM,其通過(guò)將源漏和p 阱短接來(lái)進(jìn)行位粒度操作,其可以控制在1 ms 以內(nèi)擦寫,被用于超高頻RFID 讀寫中[7]。

本文在已有文獻(xiàn)的基礎(chǔ)上提出了一種改進(jìn)的單層多晶硅EEPROM 單元結(jié)構(gòu),該單元由兩個(gè)MOS 電容器和一個(gè)讀取NMOS 管構(gòu)成,通過(guò)常規(guī)0.35 μm CMOS 工藝實(shí)現(xiàn),在大幅減少掩模簡(jiǎn)化工藝步驟的同時(shí),擦寫性能進(jìn)一步提高,并可方便地實(shí)現(xiàn)單元結(jié)構(gòu)位粒度擦/寫操作,且具有良好的循環(huán)耐久性。

1 原理與設(shè)計(jì)

1.1 典型單元結(jié)構(gòu)

圖1(a)和(b)分別是典型的單層多晶硅EEPROM單元結(jié)構(gòu)圖和電路原理圖[8]。存儲(chǔ)單元包含一個(gè)NMOS 管M0和一個(gè)PMOS 管M1,M0和M1的柵極相連接并浮空,其作用類似雙層多晶硅EEPROM 中的浮柵(Floating Gate,FG)用于儲(chǔ)存電子。根據(jù)文獻(xiàn),電子主要通過(guò)兩種機(jī)制注入浮柵:富勒-諾德海姆(Fowler-Nordheim,FN)隧穿效應(yīng)和溝道熱電子注入(Channel-Hot-Carrier Injection),具體選擇取決于M1和M0的柵電容比值CM1/CM0[9]。本文主要討論FN 隧穿效應(yīng),且有CM1/CM0大于3。

圖1 典型的單層多晶硅EEPROM 單元(a)結(jié)構(gòu)圖和(b)電路原理圖Fig.1 (a) Structure and (b) schematic of the typical single-poly EEPROM cell

單元具有三種操作模式:寫入(Program)、擦除(Erase)和讀取(Read)。在寫入操作時(shí),C 端接高電壓,D 端和S 端偏置到0 V,由于CM1/CM0大于3,M0管柵氧化層上形成高電場(chǎng),并發(fā)生FN 隧穿效應(yīng),電子從M0襯底進(jìn)入浮柵,使得浮柵帶負(fù)電并改變M0的閾值電壓;在擦除操作時(shí),D 端和S 端接高電壓,C端偏置到0 V,此時(shí)電場(chǎng)的方向與寫入操作時(shí)相反,電子從浮柵流出,閾值電壓恢復(fù);在讀取操作時(shí),C端子偏置到一個(gè)合適VR(0 ＜VR＜VDD),D 端為輸出端,S 端接地,該操作模式下使用的都是常規(guī)電壓,基本不會(huì)影響到浮柵中電子的數(shù)量和狀態(tài)。正常情況下,存儲(chǔ)單元的狀態(tài)可通過(guò)檢測(cè)D 端電流ID確定,當(dāng)電子進(jìn)入浮柵,單元處于“被寫入” 狀態(tài),在D 端檢測(cè)到微弱電流或者檢測(cè)不到電流;當(dāng)電子流出浮柵,單元處于“被擦除” 狀態(tài),在D 端有相對(duì)“被寫入”狀態(tài)較大的讀出電流。

1.2 新型單元結(jié)構(gòu)

本文提出的新型EEPROM 單元的結(jié)構(gòu)和電路原理分別如圖2(a)和(b)所示。單元由一個(gè)NMOS 管M0和兩個(gè)MOS 電容器M1、M2組成,單層多晶硅形成NMOS 管和MOS 電容器的柵極并相互連接,作為單元的浮柵。MOS 電容器結(jié)構(gòu)與PMOS 類似,但襯底為N-Well。MOS 電容器的襯底分別作為控制端口C1和C2,電容值分別為CM1和CM2,且有CM1/CM2大于3,CM1遠(yuǎn)大于M0柵源電容。

圖2 新型單層多晶硅EEPROM 單元(a)結(jié)構(gòu)圖和(b)電路原理圖Fig.2 (a) Structure and (b) schematic of the proposed single-poly EEPROM cell

新型單元同樣具有寫入、擦除和讀取三種操作模式,各操作模式的電壓偏置情況如表1 所示。在寫入操作時(shí),C1端接高電壓VP,C2端偏置到0 V,D 端浮空(Floating),由于施加高壓,并且CM1遠(yuǎn)大于CM2,M2柵端與襯底之間存在由柵端指向襯底的高電場(chǎng),從而產(chǎn)生FN 隧穿效應(yīng),電子從M2襯底進(jìn)入到浮柵,使浮柵電位變負(fù),M0閾值電壓增大;在擦除操作時(shí),C1端偏置到0 V,C2端接高電壓VE,D 端浮空,M2柵端與襯底之間存在由襯底指向柵端的高電場(chǎng),產(chǎn)生FN隧穿效應(yīng),電子從浮柵流出,M0閾值電壓減小;在讀取操作時(shí),C1端和C2端偏置到一個(gè)合適電壓VR,D 端為電流輸出端,根據(jù)電流ID確定浮柵或單元的狀態(tài),即“被寫入” 還是“被擦除”。

表1 三種工作模式下的操作電壓Tab.1 Operating voltage in three operation modes

對(duì)比典型結(jié)構(gòu)和本文所提出的新型結(jié)構(gòu)可以看出,在典型結(jié)構(gòu)中,M0即作為隧穿管也作為讀取管,而在本文所提出的改進(jìn)結(jié)構(gòu)中,M0僅作為讀取管,電子隧穿由MOS 電容器M2完成。加入的M2會(huì)增加單元的面積,但這種設(shè)計(jì)的好處在于能夠有效降低外圍控制電路的復(fù)雜度,同時(shí)考慮到通常會(huì)將多個(gè)存儲(chǔ)單元組成陣列,改進(jìn)結(jié)構(gòu)可以更為方便地實(shí)現(xiàn)對(duì)特定位單元進(jìn)行位粒度的寫入或擦除操作。

1.3 單元工作原理

在擦寫偏置電壓下,由于施加高壓,隧穿管M2可發(fā)生FN 隧穿效應(yīng),電子的移動(dòng)十分迅速,擦寫時(shí)間也極短,可以近似地假設(shè)隧穿電流在隧穿氧化層上均勻地注入,產(chǎn)生的FN 隧穿電流可表示為[10-11]:

式中:h為普朗克常量;φb為界面處注入勢(shì)壘高度,對(duì)于電子來(lái)說(shuō),Si-SiO2界面的注入勢(shì)壘高度為3.2 eV,對(duì)于空穴來(lái)說(shuō)則為4.8 eV;m*是電介質(zhì)禁帶中電子的有效質(zhì)量,在此處為0.42 倍的電子有效質(zhì)量;Ein為注入界面處電場(chǎng);q為單個(gè)電子電荷量。

根據(jù)式(1),當(dāng)隧穿氧化層電場(chǎng)達(dá)到4 MV/cm時(shí),電流密度約為10-9A/cm2,而當(dāng)場(chǎng)的強(qiáng)度達(dá)到12 MV/cm 時(shí),電流密度可以達(dá)到10-1A/cm2,隧穿電流的變化量達(dá)到了8 個(gè)數(shù)量級(jí),甚至在稍大的電場(chǎng)里可以有12 個(gè)數(shù)量級(jí)的差異。注入處的電場(chǎng)可以表示為:

式中:VOX為M2柵氧化層上的電壓;tOX為柵氧化層厚度。

在其他值固定的情況下,柵氧化層厚度減小會(huì)導(dǎo)致隧穿電流的快速增加。相對(duì)較厚的柵氧化層必須施加更高電壓才能獲得可觀的隧穿電流,而對(duì)于較薄的柵氧化層,施加較低電壓就可以獲得相同量級(jí)的隧穿電流。在制備的測(cè)試芯片中,單元結(jié)構(gòu)柵氧化層的厚度為14 nm。

隧穿電流密度越大,擦寫速度越快,但對(duì)存儲(chǔ)單位的損耗也更大。同時(shí),隧穿電流密度越大,擦除操作的時(shí)間也變得難以操控,過(guò)度擦除會(huì)導(dǎo)致浮柵帶上正電荷,致使存儲(chǔ)單元后續(xù)發(fā)生非正常的開(kāi)啟。所以如何在擦寫速度和穩(wěn)定性之間尋找平衡,對(duì)于存儲(chǔ)單元的設(shè)計(jì)顯得尤為關(guān)鍵[2,12]。

根據(jù)電荷守恒定律,在寫入和擦除操作期間,浮柵電位為:

式中:Ctot=CM1+CM2+CM0;CM0為NMOS 管等效柵源電容,且CM0遠(yuǎn)小于CM1;QFG是存儲(chǔ)在浮柵中的電荷。M2柵氧化層電壓為:

可見(jiàn),隧穿管氧化層電壓、電場(chǎng)強(qiáng)度以及隧穿時(shí)的電流密度都與電容耦合比αG有關(guān)。CM1越大,擦除/寫入操作的速度越快,但同時(shí)需要更大的CM1,單元面積相應(yīng)增加。實(shí)際上,由于MOS 電容器在反偏的時(shí)候,襯底會(huì)形成耗盡區(qū),式(4)不能完全準(zhǔn)確反映VOX,本文第三節(jié)將會(huì)結(jié)合測(cè)試結(jié)果做進(jìn)一步闡述。

2 實(shí)驗(yàn)

使用常規(guī)0.35 μm CMOS 工藝設(shè)計(jì)制作測(cè)試芯片,NMOS 管和MOS 電容器均選用5 V 器件,單元版圖結(jié)構(gòu)如圖3 所示。圖4 為芯片顯微照片,單元尺寸為22.5 μm×9.1 μm。測(cè)試芯片固定在PCB 電路板上,通過(guò)綁定線將端口引出。測(cè)試芯片中包含兩個(gè)單元,分別為單元1(Cell 1)和單元2(Cell 2),MOS 電容器M1的寬度W分別為5 μm 和4 μm,其他器件參數(shù)相同。同時(shí)設(shè)計(jì)并制作了專用測(cè)試電路板用于產(chǎn)生所需的偏置電壓和信號(hào),對(duì)存儲(chǔ)結(jié)構(gòu)進(jìn)行擦除/寫入操作,結(jié)合萬(wàn)用表讀取NMOS 管漏極電流,測(cè)定閾值電壓。測(cè)試主要針對(duì)以下幾個(gè)方面:(1)擦除/寫入電壓以及擦除/寫入操作時(shí)間對(duì)電子隧穿程度的影響;(2)M1管面積大小對(duì)存儲(chǔ)單元性能的影響;(3)存儲(chǔ)單元的可靠性和耐久性。

圖4 測(cè)試芯片顯微照片F(xiàn)ig.4 Micrograph of the test chip

3 結(jié)果與討論

EEPROM 存儲(chǔ)單元被寫入和被擦除后的狀態(tài)區(qū)別主要表現(xiàn)在單元I-V特性的差異。通過(guò)逐步增加VR并測(cè)量NMOS 讀取管的漏極電流ID,得到單元I-V特性曲線,圖5 所示為單元1 的I-V測(cè)試結(jié)果,這是在寫入時(shí)間tP和擦除時(shí)間tE均為10 ms,逐步增大兩端VR所得的ID漏極電流,兩條曲線分別表示被擦除和被寫入的兩種狀態(tài)下單元結(jié)構(gòu)I-V特性的差異?？梢钥吹?單元在被寫入和被擦除狀態(tài)下,其I-V曲線呈現(xiàn)明顯的差異,也就是說(shuō)單元的I-V特性能夠反映單元的狀態(tài)。

圖5 單元1 在被寫入和被擦除兩種狀態(tài)下的ID-VR特性曲線, tP=10 ms, tE=10 msFig.5 ID-VR characteristics of Cell 1 in two states of“programming” and “erasing”, tP=10 ms, tE=10 ms

可以設(shè)定一個(gè)ID值,并將此時(shí)對(duì)應(yīng)的VR定義為VTH,通過(guò)VTH變化來(lái)觀察寫入和擦除操作的情況。圖6 顯示了單元1 擦寫操作時(shí)間與VTH的關(guān)系,操作時(shí)間從1 ms 掃描到500 ms,由于測(cè)試條件的限制,小于1 ms 的情況沒(méi)有進(jìn)行測(cè)試?？梢钥吹?在執(zhí)行寫入操作后,NMOS 管VTH增大,導(dǎo)通程度降低;在執(zhí)行擦除操作后,NMOS 管VTH減小,導(dǎo)通程度增加。對(duì)于寫入操作,在操作時(shí)間達(dá)到一定程度后,VTH的變化趨勢(shì)逐漸變緩,這是由于經(jīng)過(guò)長(zhǎng)時(shí)間操作,浮柵上的電荷量增加到一定量,根據(jù)式(4),隧穿電壓VOX降低,隧穿電流迅速減小,VTH也隨之變得穩(wěn)定。從圖6 也可以看出,實(shí)際的寫入速度非?？?在1 ms 時(shí)間內(nèi)VTH就已經(jīng)達(dá)到一定程度,但擦除速度要明顯慢于寫入速度,原因在于,擦除時(shí)M2的襯底會(huì)產(chǎn)生耗盡區(qū),耗盡區(qū)電容與柵氧化層電容形成串聯(lián),使得實(shí)際加在M2柵氧化層上的電壓減小,因而隧穿電流減小,擦除時(shí)間變長(zhǎng)。圖6 同時(shí)顯示了ID為10 μA 時(shí)的情況。

圖6 單元1 在ID=100 μA 和10 μA 下的擦除/寫入特性Fig.6 Erase/Program characteristics of Cell 1 under ID=100 μA and 10 μA

操作電壓對(duì)單元寫入和擦除特性的影響分別如圖7 和圖8 所示,進(jìn)行寫入測(cè)試時(shí),VTH初始值為2.15 V,進(jìn)行擦除測(cè)試時(shí),VTH初始值為5.81 V。在相同操作時(shí)間下,操作電壓越大,隧穿電流越大,閾值電壓的變化越大。兩個(gè)存儲(chǔ)單元在不同寫入和擦除電壓下具有相似的寫入和擦除特性?？傮w而言,在相同操作時(shí)間、相同操作電壓下,相比單元1,單元2 的閾值電壓變化略小,或者說(shuō)寫入/擦除速度略慢,主要原因是單元2 的耦合比αG略小,導(dǎo)致隧穿電流略小[13]。

圖7 不同寫入電壓對(duì)單元寫入特性的影響,ID=100 μA, VTH初始值為2.15 VFig.7 Program characteristics under various programming voltages with ID=100 μA and initial threshold voltage VTH=2.15 V

圖8 不同擦除電壓對(duì)單元擦除特性的影響,ID=100 μA, VTH初始值為5.81 VFig.8 Erase characteristics under various erasing voltages with ID=100 μA and initial threshold voltage VTH=5.81 V

可擦寫存儲(chǔ)單元都會(huì)存在可靠性下降的問(wèn)題,具體表現(xiàn)在多次循環(huán)操作后VTH發(fā)生偏移,這主要源于隧穿氧化層陷阱以及柵氧化層界面狀態(tài)的影響。單元在進(jìn)行擦寫操作時(shí),氧化層電子陷阱會(huì)捕獲了電子,造成隧穿電流降低,浮柵中電子數(shù)量減少,并且捕獲電子后形成的負(fù)壓進(jìn)一步影響后續(xù)操作,致使這種電流效率損耗逐漸累加[14]。

圖9 是在設(shè)定VP和VE為16 V、ID為100 μA 下,進(jìn)行寫入擦除循環(huán)操作,測(cè)得的閾值電壓VTH隨循環(huán)次數(shù)增加的變化趨勢(shì),也就是存儲(chǔ)單元的循環(huán)耐久特性。圖9 同時(shí)顯示了操作時(shí)間tP或tE為10 ms 和50 ms 時(shí)的情況。由圖可以看到,在初始階段,兩組曲線都具有較大的閾值電壓窗口(Voltage Window)[15],大于3.2 V。更大的閾值電壓窗口有利于判別存儲(chǔ)單元“被寫入” 或“被擦除” 狀態(tài)[15]。在大約擦寫2000次后,閾值電壓窗口開(kāi)始逐漸減小;在6000～8000次之間,閾值電壓窗口快速變小;在8000 次后,當(dāng)tP或tE為10 ms 時(shí),閾值電壓窗口將小于2 V。更長(zhǎng)的tP或tE可以在一定程度上增加隧穿的電子量,使得閾值電壓窗口變得更大。比如,當(dāng)tP或tE為50 ms時(shí),在經(jīng)過(guò)10000 次循環(huán)后,閾值電壓窗口仍有2.5 V。當(dāng)然,更長(zhǎng)的tP或tE意味著擦寫速度變慢,因此在實(shí)際應(yīng)用當(dāng)中,存儲(chǔ)單元的速度、耐久性以及讀取電路的設(shè)計(jì)等都需要綜合考慮。

圖9 存儲(chǔ)單元的擦寫循環(huán)耐久特性, VP=16 V, VE=16 VFig.9 Cycling endurance characteristics of Cell1 with VP=16 V, VE=16 V

根據(jù)實(shí)際量測(cè)得出結(jié)論,測(cè)試結(jié)構(gòu)可以于16 V 的寫入操作電壓下在小于1 ms 的時(shí)間內(nèi)被寫入,于16 V的擦除操作電壓下在小于10 ms 的時(shí)間內(nèi)被擦除,并且在閾值電壓窗口大于2.5 V 的前提下至少循環(huán)7000次。與Torricelli 等所提出的具有位粒度操作單元結(jié)構(gòu)對(duì)比[6],本設(shè)計(jì)的編寫速率是其幾十倍。與Ermakov等所提出的使用90 nm 工藝制備的超低功耗低成本EEPROM 結(jié)構(gòu)相比[7],擦寫性能類似,但本設(shè)計(jì)的工藝步驟更少,制備更為簡(jiǎn)易。

4 結(jié)論

本文設(shè)計(jì)了一種基于常規(guī)CMOS 工藝的單層多晶硅EEPROM 存儲(chǔ)單元,單元由兩個(gè)MOS 電容器和一個(gè)讀取NMOS 管構(gòu)成。根據(jù)芯片測(cè)試結(jié)果,在寫入電壓和擦除電壓為16 V,寫入時(shí)間為1 ms,擦除時(shí)間為10 ms 條件下,所設(shè)計(jì)存儲(chǔ)單元表現(xiàn)出較好的擦寫效果,同時(shí)該單元經(jīng)過(guò)至少7000 次快速擦寫循環(huán)后,仍具有比較良好的擦寫特性。與相近結(jié)構(gòu)對(duì)比,本文結(jié)構(gòu)在擁有良好擦除、寫入性能和高循環(huán)耐久特性的同時(shí),還具有工藝步驟更加簡(jiǎn)便的優(yōu)勢(shì)。因?yàn)椴捎锚?dú)立的隧穿管和讀取管,本設(shè)計(jì)可以更方便地實(shí)現(xiàn)單元的位粒度操作。由結(jié)果可知,本設(shè)計(jì)更適用于存儲(chǔ)容量較小、性價(jià)比要求較高的應(yīng)用。