李 翔，黃忠凡，趙文超，張 健

(武漢中原電子集團有限公司 研發(fā)中心，武漢 430205)

0 引 言

戰(zhàn)術(shù)通信中，不同電臺裝備因工作頻段、調(diào)制方式和通信協(xié)議不同而無法實現(xiàn)互聯(lián)互通。此外，背負式或手持電臺由于采用電池供電，其平均功耗決定了在戰(zhàn)場的可運作時間。所以，小型化、低功耗、寬頻段、可編程是現(xiàn)代化戰(zhàn)術(shù)通信裝備設(shè)計的重要目標。

軟件無線電技術(shù)是解決上述問題的有效手段。它是基于一個開放性、標準化、模塊化的通用硬件平臺，通過靈活的可編程軟件實現(xiàn)多種通信功能[1]。雖然軟件無線電的特點主要體現(xiàn)在軟件可編程和可升級上，但是其實現(xiàn)功能的多樣性要求硬件系統(tǒng)必須具備相應(yīng)的處理能力。軟件無線電硬件平臺是處理信號和實現(xiàn)不同通信功能的基礎(chǔ)，是使軟件發(fā)揮出靈活功能的前提，其設(shè)計是軟件無線電系統(tǒng)的重要內(nèi)容。

目前，高集成度、小型化、低功耗的軟件無線電的硬件平臺實現(xiàn)方式主要有三種。

一是采用離散器件，包括射頻放大器、模擬混頻器、模數(shù)和數(shù)模轉(zhuǎn)換器以及模擬濾波器等[2]，在射頻前端采用二次變頻的超外差結(jié)構(gòu)。這種結(jié)構(gòu)的優(yōu)點是靈敏度高、穩(wěn)定性好，降低了對射頻器件的性能要求。但是由于使用了大量的模擬分離器件，導(dǎo)致射頻前端結(jié)構(gòu)復(fù)雜，一致性差，硬件設(shè)計和調(diào)試都極為不便。

二是射頻集成套片與編程邏輯器件相結(jié)合，優(yōu)點是軟件化程度較高、平臺小型化，更貼近軟件無線電的思想，功耗低，大部分功能可通過軟件實現(xiàn)，后續(xù)維護和升級成本較低；缺點是支持的通信頻段受限于射頻集成套片[3]。目前，使用最廣泛的是ADI公司的AD9361集成射頻捷變收發(fā)器，其工作頻段為70 MHz～6 GHz。

三是采用射頻直接采樣，選用很高采樣率和較寬輸入帶寬的轉(zhuǎn)換芯片，優(yōu)點與第二種方案相似，缺點是隨通信頻率的提高，對采樣率的需求也提高，功耗也隨之提高，同時外置濾波器的設(shè)計要求也越來越高。

本文在采用基于AD9361實現(xiàn)70 MHz～6 GHz頻段信號收發(fā)的基礎(chǔ)上，進一步通過射頻直接采樣技術(shù)實現(xiàn)70 MHz以下頻段信號的收發(fā)，設(shè)計了一種結(jié)構(gòu)簡單、小型化的寬頻段軟件無線電平臺，并通過實驗測試驗證了該平臺的通信效果。

1 硬件平臺方案設(shè)計

通用硬件平臺主要包括由天線、功放、射頻前端組成的信道模塊和模數(shù)/數(shù)模轉(zhuǎn)換、數(shù)字信號處理組成的數(shù)字基帶綜合處理模塊。本設(shè)計聚焦于數(shù)字基帶綜合處理模塊的設(shè)計。

1.1 數(shù)字基帶綜合處理模塊總體方案設(shè)計

為了構(gòu)建一種寬頻段的軟件無線電硬件平臺，本設(shè)計聯(lián)合采用了零中頻采樣技術(shù)和射頻直接采樣技術(shù)。數(shù)字基帶綜合處理模塊的設(shè)計主要包括模數(shù)和數(shù)模轉(zhuǎn)換功能以及數(shù)字信號處理功能的實現(xiàn)。

綜合處理模塊總體方案如圖1所示，射頻接插件用于實現(xiàn)本模塊與信道模塊信號的互聯(lián)。為了減少射頻接插件的數(shù)量，選用四選一的射頻開關(guān)將不同頻段的收發(fā)信號合并成一路射頻信號，這樣只需一個射頻接插件即可實現(xiàn)全頻段射頻信號的收發(fā)。此外，射頻開關(guān)還用于控制不同頻段信號收發(fā)的通路，使得70 MHz～6 GHz頻段的信號通過AD9361實現(xiàn)收發(fā)，70 MHz以下的射頻信號通過模數(shù)轉(zhuǎn)換芯片AD9467和數(shù)模轉(zhuǎn)換芯片AD9142直接收發(fā)。數(shù)字信號處理模塊使用ZYNQ芯片實現(xiàn)數(shù)字基帶處理、波形控制、系統(tǒng)接口管理等功能。本設(shè)計將模數(shù)及數(shù)模轉(zhuǎn)換部分和基帶數(shù)據(jù)處理集成在一塊電路板中，使得平臺整體結(jié)構(gòu)更緊湊，適用于小型化通信設(shè)備。此外，為了保證模數(shù)和數(shù)模轉(zhuǎn)換器及數(shù)據(jù)處理模塊的ZYNQ中的現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)時鐘同源，由專用時鐘管理芯片SI5338生成平臺各器件所需的時鐘頻率，并由一個較低時鐘頻率的晶體振蕩器為時鐘管理芯片提供參考時鐘，在保證時鐘同源性的同時也保證了時鐘的品質(zhì)，實現(xiàn)了高性能的時鐘管理。

圖1 硬件平臺數(shù)字基帶綜合處理模塊總體框圖

1.2 模數(shù)和數(shù)模轉(zhuǎn)換模塊設(shè)計

模數(shù)轉(zhuǎn)換是將射頻前端模塊的射頻模擬信號轉(zhuǎn)換成數(shù)字信號，數(shù)模轉(zhuǎn)換是將經(jīng)過數(shù)字處理模塊的信號轉(zhuǎn)換為射頻信號。為了簡化射頻前端的電路設(shè)計，模數(shù)和數(shù)模轉(zhuǎn)換模塊綜合運用了零中頻采樣[4]和射頻直接采樣技術(shù)，省去了模擬混頻電路，使該平臺盡可能接近理想軟件無線電的結(jié)構(gòu)。

零中頻采樣技術(shù)直接將天線接收的射頻信號混頻至基帶的 I/Q 兩路信號，基帶信號首先由數(shù)據(jù)轉(zhuǎn)換器進行采樣和量化，再由數(shù)字處理器進行解調(diào)。零中頻采樣由于具有抑制鏡頻干擾、電路設(shè)計簡單、易于集成等優(yōu)點而成為目前最主要的射頻信號收發(fā)技術(shù)。早期的零中頻采樣技術(shù)存在直流偏置和正交誤差的問題，ADI公司基于零中頻采樣技術(shù)的射頻捷變收發(fā)器AD9361因具有直流偏置校準和正交誤差校準的功能而受到青睞[2]。該芯片內(nèi)部除了集成有12位的模數(shù)及數(shù)模轉(zhuǎn)換器，還集成了模擬射頻前端、混頻器、頻率合成器等眾多模塊，不僅降低了射頻收發(fā)模塊體積和功耗，而且可以滿足當(dāng)前絕大多數(shù)通信制式的需求。由于AD9361的工作頻段覆蓋范圍在70 MHz～6 GHz，要實現(xiàn)與工作頻段低于70 MHz的通信設(shè)備進行通信，就需要在射頻模擬部分增加模擬混頻電路，增加了系統(tǒng)設(shè)計和調(diào)試的復(fù)雜度。為了簡化系統(tǒng)結(jié)構(gòu)，降低調(diào)試難度，本設(shè)計對70 MHz以下的信號采用射頻直接采樣技術(shù)。

射頻直接采樣是直接對射頻信號進行數(shù)字化處理，無需進行模擬下變頻，通過高帶寬和高采樣率的模數(shù)轉(zhuǎn)換器將射頻信號直接轉(zhuǎn)換為數(shù)字信號，由數(shù)字信號處理器進行數(shù)字下變頻及濾波轉(zhuǎn)換等后續(xù)處理。模數(shù)轉(zhuǎn)換芯片選用ADI公司的AD9467，可以滿足高動態(tài)范圍無線接收的需求。數(shù)模轉(zhuǎn)換芯片選用ADI公司的AD9142，可以產(chǎn)生接近奈奎斯特頻率的多載波。

數(shù)模和模數(shù)轉(zhuǎn)換芯片AD9467、AD9142和AD9361與基帶處理芯片ZYNQ之間的數(shù)據(jù)交互采用低電壓差分信號(Low-Voltage Differential Signaling，LVDS)總線連接。模數(shù)和數(shù)模轉(zhuǎn)換芯片的寄存器配置都是通過SPI(Serial Peripheral Interface)總線來實現(xiàn)，本設(shè)計將三個芯片的SPI配置接口掛在ZYNQ芯片PS端的SPI總線上，使用PS部分通過SPI接口可以方便地配置相應(yīng)寄存器，使其按照需要工作。

1.3 數(shù)字信號處理模塊設(shè)計

數(shù)字信號處理模塊主要功能包括實現(xiàn)數(shù)字信號的處理、平臺對外接口管理和通信波形的接入鏈路控制等。為了降低系統(tǒng)功耗和硬件設(shè)計復(fù)雜度并有效減小系統(tǒng)尺寸，本設(shè)計數(shù)字處理模塊采用Xilinx公司的高度集成SOC芯片ZYNQ-7000系列芯片中的XC7Z030，其內(nèi)部集成了嵌入式雙核ARM即PS(Programmable System)部分，以及高靈活性與可擴展性的Xilinx FPGA即PL(Programmable Logic)部分[5]。PL部分是采用Kintex -7架構(gòu)FPGA，具有豐富的邏輯資源，可以滿足數(shù)字信號處理模塊實現(xiàn)高速接口邏輯和復(fù)雜運算的需求。PS部分集成了存儲器控制器、千兆網(wǎng)口、USB 控制器、SD卡等外設(shè)，通過在ARM核上運行操作系統(tǒng)可實現(xiàn)平臺對外接口的有效管理。利用PS部分的另一個ARM核可以實現(xiàn)通信波形的接入鏈路控制。此外，芯片內(nèi)部集成的AXI高速總線接口最高吞吐量可達到9.6 Gb/s，可以滿足PL端數(shù)字信號處理模塊與PS端波形接入鏈路控制的高速數(shù)據(jù)交互的需求。

2 平臺軟件架構(gòu)設(shè)計

平臺軟件架構(gòu)設(shè)計是實現(xiàn)不同體制通信波形的核心。通信波形一般由網(wǎng)絡(luò)管理及上層應(yīng)用、通信鏈路控制、數(shù)字基帶處理和射頻控制等組成。各功能模塊分別運行在芯片的不同內(nèi)核中，網(wǎng)絡(luò)管理及上層應(yīng)用、通信鏈路控制、外設(shè)驅(qū)動和平臺對外接口管理等模塊部署在PS部分，數(shù)字基帶處理和射頻控制等運行在PL部分。模塊化的軟件架構(gòu)設(shè)計，降低了各模塊之間的耦合度，通過重配置不同的模塊，可以方便地實現(xiàn)不同體制的通信波形。平臺軟件各模塊在ZYNQ芯片中的部署情況以及各模塊之間的連接關(guān)系如圖2所示。

圖2 平臺軟件框圖

2.1 PS部分軟件設(shè)計

PS部分軟件設(shè)計主要完成平臺對外接口管理、平臺中外設(shè)驅(qū)動、音頻數(shù)據(jù)采集、上層應(yīng)用及波形網(wǎng)絡(luò)管理、通信波形鏈路控制等功能。平臺對外接口主要有以太網(wǎng)、串口、USB接口等，在PS部分的ARM0中運行LINUX操作系統(tǒng)，可以簡單實現(xiàn)對這些接口的管理。此外，平臺上層應(yīng)用和波形網(wǎng)絡(luò)管理以及外設(shè)的驅(qū)動也都是運行在PS部分的ARM0上(比如語音信號采集芯片)，并通過IIS總線采集音頻信號。在ARM1中運行裸機程序，實現(xiàn)通信波形鏈路的控制，PS部分的兩個ARM核通過共享內(nèi)存的方式進行數(shù)據(jù)交互。

2.2 PL部分軟件設(shè)計

PL部分軟件主要完成數(shù)字基帶處理、數(shù)字上/下變頻、模數(shù)和數(shù)模轉(zhuǎn)換芯片數(shù)據(jù)的收發(fā)邏輯等功能。數(shù)字下變頻模塊主要包括數(shù)字控制振蕩器(Numerically Controlled Oscillator，NCO)、數(shù)字混頻器和低通濾波器。NCO產(chǎn)生一個理想的正弦和余弦樣本，分別輸入到數(shù)字混頻器與模數(shù)轉(zhuǎn)換器輸出的射頻信號樣本相乘，然后經(jīng)低通濾波器濾除倍頻分量和帶外信號，經(jīng)過頻段選擇就得到基帶信號，再進行匹配濾波，這樣就完成了正交數(shù)字下變頻。數(shù)字上變頻是數(shù)字下變頻的逆過程，兩者的工作原理基本一樣，只是處理順序相反。NCO產(chǎn)生的正弦和余弦樣本的質(zhì)量會直接影響基帶處理中的信號解調(diào)，設(shè)計一個性能好的NCO非常關(guān)鍵，它的性能也就決定了數(shù)字上/下變頻的性能。本設(shè)計中NCO采用Xilinx提供的IP核實現(xiàn)，它可以通過AXI接口配置輸出的頻率，相位和頻率精度可以根據(jù)設(shè)計需求進行配置，使用簡單方便。濾波器及混頻器也均采用IP核來實現(xiàn)，保證了設(shè)計的可靠性。

PL部分中模數(shù)和數(shù)模轉(zhuǎn)換數(shù)據(jù)的收發(fā)需嚴格按照各芯片的數(shù)據(jù)接口時序開發(fā)相應(yīng)邏輯控制程序。AD9361的接口時序隨工作模式的不同而不同，本設(shè)計選用的AD9361工作模式為頻分雙工(Frequency Division Duplex，F(xiàn)DD)、雙收雙發(fā)(2R2T)、LVDS。發(fā)送(或接收)的時序關(guān)系如圖3所示，雙數(shù)據(jù)速率(Double Data Rate,DDR)實現(xiàn)數(shù)據(jù)傳輸，I、Q兩路的數(shù)據(jù)格式按IMSB、QMSB、ILSB、QLSB循環(huán)，通過幀控制信號(TX_FRAME)的高低電平來區(qū)分兩個通道的I、Q數(shù)據(jù)。AD9467采用8位LVDS總線傳輸數(shù)據(jù)，它的16位采樣數(shù)據(jù)分成偶數(shù)位和奇數(shù)位兩組，分別在時鐘的上升沿和下降沿輸出。AD9142采用16位LVDS總線傳輸，F(xiàn)PGA向AD9142提供數(shù)據(jù)傳輸時鐘，在芯片的字格式傳輸模式下，時鐘的上升沿和下降沿分別傳輸I、Q兩路數(shù)據(jù)。

圖3 AD9361發(fā)送時序

2.3 PS與PL交互接口設(shè)計

PS與PL端的數(shù)據(jù)交互通過片內(nèi)的AXI總線實現(xiàn)，它共有AXI4、AXI4-Lite和AXI4-Stream三種形式:AXI4主要面向高性能地址映射通信的需求;AXI4-Lite為輕量級的地址映射單次傳輸接口；AXI4_Stream面向高速數(shù)據(jù)流傳輸，允許無限制的數(shù)據(jù)突發(fā)傳輸。PL部分各模塊封裝成的IP Core都嚴格按照AXI總線協(xié)議掛載在AXI總線上，由于基帶數(shù)據(jù)流吞吐量較大，實時性要求較高，所以采用AXI4-Stream總線形式，物理接口采用AXI_HP。模塊中的參數(shù)配置數(shù)據(jù)量小，無實時性要求，所以采用AXI4-Lite總線形式，接口采用AXI_GP接口來實現(xiàn)。

3 系統(tǒng)測試

為了驗證本平臺的通信可靠性，采用調(diào)頻(Frequency Modulation,FM)波形和正交相移鍵控(Quadrature Phase Shift Keying，QPSK)波形對其進行性能測試。該測試僅針對模數(shù)和數(shù)模轉(zhuǎn)換器后的射頻信號進行測試，不包括射頻前端模塊。

3.1 靈敏度測試

硬件平臺的接收靈敏度檢驗通過FM波形測試實現(xiàn)。為了測試不同頻段的接收靈敏度，采用綜合測試儀發(fā)出不同頻率的射頻信號。首先，通過綜合測試儀將一固定頻率的具有標準FM調(diào)制(1 kHz標準音頻信號，達到5.6±0.5 kHz頻偏)的射頻信號加至硬件平臺射頻輸入口；然后，通過調(diào)節(jié)輸入被測設(shè)備的射頻信號功率，使綜合測試儀顯示的信納比不低于12 dB，保證解調(diào)后的信號質(zhì)量不失真；最后，記錄信納比不低于12 dB的最小射頻信號發(fā)射功率，即為數(shù)字部分的靈敏度。

圖4展示了通過射頻直接采樣技術(shù)實現(xiàn)的低頻段信號接收靈敏度的測試結(jié)果，圖4(a)為60 MHz射頻信號的接收靈敏度測試界面，圖4(b)展示1～70 MHz低頻段射頻信號的靈敏度變化曲線。從圖4(b)可以看出，對于頻率在9 MHz以上的射頻信號，其接收靈敏度穩(wěn)定在-79 dBm左右；當(dāng)頻率低于9 MHz時，靈敏度開始急劇下降，3 MHz射頻信號的接收靈敏度為-68 dBm，1 MHz射頻信號的接收靈敏度為-57 dBm。實驗表明，該平臺對9～70 MHz射頻信號有很強的接收能力；通過對信道模塊增益的設(shè)計，也可較好接收2～9 MHz的信號。靈敏度測試驗證了射頻直接采樣技術(shù)實現(xiàn)低頻段信號接收的可靠性。

(a)60 MHz FM波形接收靈敏度測試界面

圖5為基于AD9361的零中頻采樣技術(shù)實現(xiàn)的中高頻段信號接收靈敏度的測試界面。由于AD9361芯片自身可以設(shè)置0～76 dB的增益，因此中高頻段信號的接收靈敏度都非常好，在此只提取了600 MHz的測試結(jié)果舉例說明。從圖5可以看出，當(dāng)工作頻率為600 MHz，射頻信號功率調(diào)為-80 dBm，AD9361給定增益為16 dB時，綜合測試儀測得的信納比為25.71 dB，說明在此增益下的接收靈敏度要高于-80 dBm；通過調(diào)節(jié)AD9361的增益還可進一步提高靈敏度。因此，基于AD9361的零中頻采樣技術(shù)對中高頻段信號的接收性能優(yōu)異。

圖5 600 MHz FM波形接收靈敏度

3.2 誤差向量幅度測試

硬件平臺對不同頻率信號的發(fā)射質(zhì)量通過誤差向量幅度(Error Vector Magnitude，EVM)來衡量。EVM能全面衡量調(diào)制信號的幅度誤差和相位誤差，以百分比的形式表示，EVM越小，星座圖中的點越集中，表示星座圖上實際接收信號點與參考信號點的偏離程度越小，信號質(zhì)量越好。EVM的值通過QPSK波形測試獲?。菏紫葘⑵脚_發(fā)射的信號通過射頻線纜接入矢量信號分析儀(Vector Signal Analyzer,VSA)，然后對VSA中信號的帶寬、頻率、符號速率等相關(guān)參數(shù)進行設(shè)置，VSA便可以測量并計算出不同帶寬下不同頻率信號的EVM值。

圖6(a)～(c)為18 MHz中心頻率下帶寬分別為2 MHz、4 MHz和10 MHz的QPSK波形測試的頻譜和星座圖，可以看出，18 MHz中心頻率下2 MHz、4MHz和10 MHz帶寬的星座圖中的點都很集中，EVM值分別為0.12%、0.28%和1.81%，具有優(yōu)越的通信性能。圖7進一步展示了系統(tǒng)不同帶寬下系統(tǒng)各頻點的EVM值。由于本平臺的目標應(yīng)用對象要求通信頻段為30 MHz～2.5 GHz，系統(tǒng)的數(shù)模轉(zhuǎn)換芯片匹配電路以及射頻開關(guān)等模擬部分均按該頻段的要求進行設(shè)計，故本實驗中QPSK波形測試僅對2.5 GHz以下的頻段進行。從圖7可以看出，2 MHz帶寬下，12 MHz以上頻段信號EVM值都小于2%；4 MHz帶寬下，14 MHz以上頻段信號EVM值都小于2%；10 MHz帶寬下，18 MHz以上頻段信號EVM值都小于2.5%。本平臺在18 MHz～2.5 GHz頻段內(nèi)對10 MHz帶寬以下的信號具有優(yōu)異的發(fā)射性能。

(a)18 MHz中心頻率、2 MHz帶寬的QPSK波形測試結(jié)果

圖7 不同頻率不同帶寬的EVM曲線

4 結(jié) 論

本平臺在采用基于零中頻采樣技術(shù)的AD9361實現(xiàn)70 MHz～6 GHz頻段信號收發(fā)的基礎(chǔ)上，進一步通過射頻直接采樣技術(shù)實現(xiàn)70 MHz以下頻段信號的收發(fā)，在不增加射頻前端部分設(shè)計復(fù)雜度的基礎(chǔ)上擴展了傳統(tǒng)平臺的通信頻段。通過將較高采樣率的模數(shù)/數(shù)模轉(zhuǎn)換芯片和高集成度的片上系統(tǒng)器件集成在一塊印制板上，大大減小了該平臺的體積。通過采用FM波形和QPSK波形對不同頻段的性能進行測試，驗證了本平臺在整個寬頻段都具有優(yōu)異的通信性能。采用該平臺的通信設(shè)備在兼容低頻段的通信設(shè)備時，射頻模擬電路中無需采用模擬混頻電路，降低了射頻模擬電路的設(shè)計復(fù)雜度和調(diào)試難度，同時十分契合當(dāng)下小型化、低功耗、高度集成化的軟件無線電平臺設(shè)計目標。