謝文虎，鄭天池，季振凱，楊茂林

（無錫中微億芯有限公司，江蘇無錫 214072）

1 引言

現(xiàn)場可編程門陣列（FPGA）電路具有規(guī)模大、集成度高、處理速度快及編程靈活等優(yōu)點，在航空航天領(lǐng)域得到廣泛應用。由于空間輻照及高能粒子的存在，靜態(tài)隨機存儲（SRAM）型FPGA 在進行空間作業(yè)時會出現(xiàn)單粒子效應（SEE），造成器件功能異常乃至燒毀[1-2]。輻照領(lǐng)域的學者針對SEE 已經(jīng)建立起可靠的模型并提出輻照加固方法，然而新工藝技術(shù)的引入勢必會引發(fā)新的難題，尤其是當工藝尺度逼近摩爾定律極限時。

空間作業(yè)電子系統(tǒng)在追求高性能、低工藝尺寸及低功耗的同時，需考慮晶體管單位分布密度增大引發(fā)翻轉(zhuǎn)閾值下降及單粒子翻轉(zhuǎn)（SEU）現(xiàn)象增多等瓶頸問題[3]。2021 年于慶奎等人對65 nm 的SRAM 型芯片進行單粒子試驗，結(jié)果表明在重離子輻照下電路的翻轉(zhuǎn)閾值為0.31 MeV·cm2·mg-1，低于0.15 μm、0.12 μm 工藝器件的翻轉(zhuǎn)閾值[4]。這是由于低能質(zhì)子及高能粒子在電離過程中會同時引發(fā)翻轉(zhuǎn)，且隨著先進納米工藝的引入后者所占的比率在逐漸增大[5]。晶體管特征尺寸減小還會引發(fā)區(qū)域SRAM 單元之間共享電荷現(xiàn)象增多，進而增大多位翻轉(zhuǎn)（MBU）的幾率及影響范圍[6]。2009 年DAVID 等人對45 nm SRAM 芯片進行SEU試驗并研究MBU 的發(fā)生趨勢，結(jié)果表明45 nm 和65 nm 的SRAM 芯片上SEU 截面中的單位翻轉(zhuǎn)（SBU）大致相同，其MBU 從65 nm 的1.6%增加到45 nm 的6%[7]。這說明隨著加工工藝的提升，MBU 幾率逐漸顯著，需要針對該現(xiàn)象建立新的甄別算法，且與SBU 不同，MBU 的出現(xiàn)無法通過誤差校正碼（ECC）技術(shù)消除，嚴重影響其在空間環(huán)境中的飛行可靠性。

本文以賽靈思公司推出的UltraScale+ 架構(gòu)SRAM 型FPGA 為對象，搭建基于重離子輻照的SEE試驗方案，以檢測單粒子閂鎖（SEL）及粒子翻轉(zhuǎn)特性。針對FinFET 的3D 立體結(jié)構(gòu)及16 nm 先進工藝，搭建甄別SBU 及MBU 的識別算法，以方便考量不同線性能量傳輸通量（LET）對MBU 幾率的影響，為全面評估新工藝技術(shù)的飛行可靠性提供支持。

2 UltraScale+架構(gòu)下的輻照試驗原理

2.1 試驗樣品

本試驗所采用UltraScale+器件為Xilinx 公司的XCVU5P，該試驗器件（DUT）采用臺積電（TSMC）的16 nm FinFET 加工工藝，其封裝形式為倒裝（Flip-Chip）。該系列DUT 提供多種配置組合，包括邏輯單元數(shù)量、BlockRAM、高速收發(fā)口、DSP 模塊、速度等級、溫度等級、封裝類型及I/O 接口數(shù)量。其中，器件中的配置存儲器由SRAM 組成，用來控制器件內(nèi)部邏輯單元的運行。UltraScale+器件配置說明如表1 所示。

表1 UltraScale+器件配置說明

如表1 所示，DUT 內(nèi)部的存儲類型包括DRAM、BRAM 及UltraRAM （URAM）， 共 計186.5 Mb。UltraScale+器件引入新存儲結(jié)構(gòu)URAM，顯著提高了FPGA 的存儲性能及擴展性能。URAM 模塊支持多重級聯(lián)，其單元存儲體積為288 kb，最大可構(gòu)成360 Mb的存儲陣列。與BRAM 不同的是，URAM 無法改變初始存儲值，因此在SBU 試驗中，需使用配置芯片對DUT 的URAM 存儲單元進行特定數(shù)值配置。

2.2 重離子輻照源及電荷沉積

高能粒子輻照源為中國原子能科學研究院的HI-13 及蘭州重離子加速器國家實驗室的HIRFL，以上加速器能夠提供多種重離子粒子。所激發(fā)的束流滿足5 cm×5 cm 區(qū)域內(nèi)90%的均勻性，粒子注量率調(diào)節(jié)區(qū)間為10～107cm-2/s。加速器重離子參數(shù)如表2 所示，本次試驗選取7Li3+、19F9+、35Cl11,14+、48Ti10,15+、74Ge11,20+、127I15,25+、181Ta、209Bi 8 種粒子作為輻照重離子，其硅中射程均超過30 μm，滿足試驗硅晶的穿透要求。

表2 加速器重離子參數(shù)

重離子射入硅晶時會不斷電離，在庫倫力的作用下與周圍的原子之間相互作用產(chǎn)生電荷，游離的電荷被晶體管的敏感區(qū)收集并觸發(fā)SEE[8]。LET 是評估高能粒子電離能力的指標，設為ELT，單位為MeV·cm2·mg-1，也作為重離子激發(fā)電荷的主要理化參數(shù)。在重離子射入硅晶時，其在單位路徑上釋放的電荷數(shù)Q為：

其中Q為電離的電荷量；L（x）為重離子單位距離釋放的電荷量；X為入射距離；ρ 為硅晶密度，約為2.328g·cm-3；e為單電荷的電荷量，為1.6×10-19C；G為在硅中激發(fā)一對電子-空穴所需的平均能量，約為3.62 eV。

19F9+、35Cl11,14+、48Ti10,15+、74Ge11,20+、127I15,25+5 種重離子在硅晶表面所釋放的電荷量與其原子質(zhì)量呈正相關(guān)，并在0.420×10-4～6.793×10-4pC·μm-1之間遞增。重離子硅中射程各有差異進而影響各自的布拉格峰深度[9]，導致重離子速度降低、電離能力增強，電荷積累量達到臨界值時有可能會引發(fā)硬件故障，造成SEL。

2.3 FinFET 結(jié)構(gòu)下的抗輻照設計

FinFET 工藝能夠有效抑制晶體管尺寸縮小帶來的SEE。在微觀尺寸上，晶體管產(chǎn)生單粒子異常的機理主要包括電荷漂移及擴散。重離子穿過集成電路時電離一定數(shù)量的電荷，激發(fā)的電荷在晶體管的漏極端積聚并發(fā)生沉積，襯底中的電荷也會在電壓差及擴散效應下向漏極方向轉(zhuǎn)移并引發(fā)翻轉(zhuǎn)[10]。由此可見，實際漏極區(qū)域的大小直接影響該晶體管對電荷的收集率。平面晶體管的電荷遷移如圖1（a）所示，在同等特征尺寸下傳統(tǒng)的平面晶體管與襯底的接觸面積顯著高于圖1（b）中Fin 結(jié)構(gòu)處的有效接觸面積。電荷收集率的降低能夠有效提升FinFET 的粒子翻轉(zhuǎn)抗性，但是晶體管特征尺寸的縮小引發(fā)的翻轉(zhuǎn)閾值降低仍需要進一步驗證。

圖1 平面晶體管與FinFET 晶體管的電荷遷移示意圖

與平面晶體管工藝不同，F(xiàn)inFET 在空間上具有三維差異性，需要考察不同輻照傾角對器件的影響。除垂直于器件表面外，按照Fin 的分布可分為平行Fin向的入射角α，垂直Fin 向的傾角β。在進行非垂直輻照試驗時，其有效LET 值ELTe為：

其中ELT0為垂直入射的LET 值；θ 為入射角度，包括α及β。

3 UltraScale+架構(gòu)器件的輻照測試系統(tǒng)

3.1 SEE 測試板

DUT 測試板分為輻照區(qū)和控制區(qū)2 個區(qū)域。輻照區(qū)安裝LGA/BGA668_R 插座，背部留有23.6 mm×23.6 mm 的裸露區(qū)域用于粒子束輻照。控制區(qū)域包括被測電路的配置芯片、主控芯片及配套配置電路和Flash 電路、總線芯片、電源芯片、外部晶振及LED 等器件。

表3 測試板元器件型號

為避免游離電子影響數(shù)據(jù)讀取及外部晶振輸入，除輻照區(qū)域保持裸露外，控制區(qū)域應覆蓋隔絕材料，測試板與外界的數(shù)據(jù)傳輸通過串口總線進行。為促使高能粒子到達電路層時具有足夠的輻照能，對除蓋樣品進行研磨處理使得硅晶厚度小于入射重離子的硅中射程，本試驗將晶圓厚度研磨至30 μm。為確保配置模塊正常運行，采用屏蔽材料對所映射物理區(qū)域進行抗輻照防護。完成預處理后的樣片需經(jīng)過功能驗證。

圖2 SEE 測試板

3.2 輻照測試電源系統(tǒng)

本試驗涉及的輻照測試電源系統(tǒng)最多可實現(xiàn)5 路供電。NI 工控機自帶的電源板卡可提供最大電流為3 A 的4 個獨立電源通道，但無法負載DUT 的內(nèi)核電流，因此需額外配備輔助電源并接入NI 工控機控制系統(tǒng)。電源控制系統(tǒng)見圖3，除VCCINT 由輔助電源單獨供電外，其余2 路電源VCCO、VCCAUX 由NI 工控機控制。

圖3 SEE 試驗電源控制系統(tǒng)

在電源控制系統(tǒng)中，所配置的NI 工控機及配置電腦負責收集記錄電源卡發(fā)出的電流數(shù)據(jù)并控制試驗板上電、掉電、軟復位等功能。配置電腦負責收集并存儲電源卡發(fā)來的數(shù)據(jù)流，時間間隔為10 ms。在采集到額定電流值后根據(jù)上位機指令對芯片進行軟復位，若電流恢復正常則試驗繼續(xù)進行，若電流依然處于高位則切斷被測芯片的電源，保護測試電路。

3.3 輻照測試配置程序

輻照測試配置程序根據(jù)行使功能分為SEL 配置程序及SEU 配置程序2 種。SEL 配置程序調(diào)用加法器資源使總資源占用率達到70%，并選擇相應的輸出以確認程序在DUT 正常運行。

粒子翻轉(zhuǎn)測試的目的是檢測UltraScale+架構(gòu)電路的SRAM、BRAM 及URAM 在靜態(tài)SEE 下的翻轉(zhuǎn)狀態(tài)。設置全部的BRAM 和URAM 為全“0”或全“1”，生成mcs 配置文件進行預加載。在完成配置程序加載后開始輻照，以5 MHz 的頻率讀取SRAM 的狀態(tài)并與上次數(shù)據(jù)做對比，得到該狀態(tài)下的靜態(tài)翻轉(zhuǎn)次數(shù)。

3.4 輻照測試系統(tǒng)

輻照測試系統(tǒng)分為4 個模塊，分別為測試電路模塊、電源模塊、數(shù)據(jù)收集控制模塊及上位機控制模塊。測試板安裝在帶鉸鏈的三維度平動平臺上，高能離子經(jīng)過加速器后入射到DUT 上。固定離子源位置，控制三維度平動平臺以調(diào)整DUT 位置及入射傾角。試驗板通過長2 m 的轉(zhuǎn)接線纜轉(zhuǎn)接到NI 工控機及輔助電源上，經(jīng)過50 m 長線連接到監(jiān)測室進行控制。

上位機作為總控中心，負責監(jiān)視試驗狀態(tài)并實時顯示粒子翻轉(zhuǎn)情況。上位機與電路的通訊是雙向的，測試板實時發(fā)送各項信息給上位機并接收上位機相關(guān)指令。DUT 的測試數(shù)據(jù)通過串口最終發(fā)送到上位機，其電流值及翻轉(zhuǎn)次數(shù)可作為調(diào)節(jié)粒子發(fā)射率的重要依據(jù)。該系統(tǒng)能夠?qū)崿F(xiàn)在測試板的主控芯片上實時比對數(shù)據(jù)并完成大部分數(shù)據(jù)處理，并將粒子翻轉(zhuǎn)數(shù)量及對應片區(qū)和地址發(fā)送給上位機以實現(xiàn)可視化監(jiān)控。

4 UltraScale+架構(gòu)器件的輻照試驗流程及統(tǒng)計方案

本次輻照試驗參照QJ 10005-2008《宇航用半導體器件重離子效應試驗指南》的相關(guān)規(guī)定。輻照測試因素見表4，所涉及測試按照功能分為SEL、SEU 閾值、SEU 截面及單粒子多位翻轉(zhuǎn)測試。各試驗在重離子種類選取及注量率設定上有所差異，其硬件測試系統(tǒng)基本一致。

表4 輻照測試因素

4.1 SEL 測試

重離子試驗中的SEL 試驗粒子LET 值需達到75.0 MeV·cm2·mg-1，選取181Ta、209Bi 進行輻照。SEL 測試流程如圖4 所示，在合格性測試中，當入射離子累積注量達到107cm-2且電路沒有發(fā)生鎖定時，認為DUT通過SEL 考核。

圖4 SEL 測試流程

極限測試主要考察單粒子在一定注量率下可承受的最大重離子累計注量值，以及沿不同F(xiàn)in 傾角下SEL 的耐受情況。在進行Fin 傾角測試時，需對有效輻照面積進行折算，以記錄電路的真實累計注量值。

4.2 SEU 閾值及截面測試

SEU 試驗采用HI-13 串列加速器，選取7Li3+、19F9+、35Cl11,14+、127I15,25+、48Ti10,15+、74Ge11,20+6 種重離子，其LET 覆蓋范圍為0.44～65.6 MeV·cm2·mg-1。在進行SEU 時，DUT 需要在真空環(huán)境下進行輻照試驗。截面翻轉(zhuǎn)測試與SEU 閾值測試的試驗同步進行，其注量率保持在10000 cm-2·s-1。受限于主控芯片的數(shù)據(jù)處理能力，無法實現(xiàn)對全局SRAM 數(shù)據(jù)的高頻運算處理，特選取在硅晶上物理映射幾乎互不膠連的3 處特定區(qū)域作為SRAM、BRAM 及URAM 樣本進行SEU 分析。所涉及樣本的總存儲值為53.74 Mb，約占總存儲的28.82%，三者占據(jù)樣本存儲的比值分別為10%、30%及60%。

在輻照之前需對DUT 進行功能驗證并確保與上位通訊正常。在完成階段測定后，根據(jù)測定數(shù)據(jù)建立DUT 關(guān)于LET 的Weibull 擬合曲線，并推導出DUT的單粒子觸發(fā)閾值[11]。重離子輻照中DUT SEU 截面σ（cm2·bit-1）為：

其中U為取樣區(qū)域粒子翻轉(zhuǎn)數(shù)；I為重離子單位面積注量率；M為取樣區(qū)域存儲值，單位是bit。

4.3 單粒子多位翻轉(zhuǎn)測試

多位翻轉(zhuǎn)判定邏輯圖見圖5，多位翻轉(zhuǎn)測試的目的在于探究不同LET 及不同射入傾角下的單位翻轉(zhuǎn)及多位翻轉(zhuǎn)的比值。為避免將短時間內(nèi)多個粒子單獨引發(fā)的多個翻轉(zhuǎn)誤判為多位翻轉(zhuǎn)，將重離子注量率從10000 cm-2/s 降低為100 cm-2/s。在對多位翻轉(zhuǎn)進行識別時，以互不膠連的取樣區(qū)域作為物理劃分依據(jù)，以時間觸點作為精準識別因素。將翻轉(zhuǎn)事件劃分為單位翻轉(zhuǎn)、多位翻轉(zhuǎn)和粘連翻轉(zhuǎn)。

圖5 多位翻轉(zhuǎn)判定邏輯圖

本試驗所涉及的重離子穿過硅晶的時間為納秒級，但由于布拉格峰效應的影響，重離子在滯止點附近持續(xù)釋放大量空穴及電荷。重離子射入后電荷聚集并向漏極方向遷移引發(fā)鄰近晶體管電荷共享，在此期間重離子射入與晶體管異常顯現(xiàn)之間存在延遲[12]。如圖5 所示，考慮到多位翻轉(zhuǎn)并非嚴格同步，后續(xù)會將同一采樣區(qū)域內(nèi)5 ns 內(nèi)的翻轉(zhuǎn)劃分為多位翻轉(zhuǎn)，根據(jù)翻轉(zhuǎn)的位數(shù)分為MBU-n，將5～100 ns 內(nèi)的翻轉(zhuǎn)劃分為粘連翻轉(zhuǎn)。調(diào)整LET 值及射入傾角，記錄并分析各試驗條件下單位翻轉(zhuǎn)、粘連翻轉(zhuǎn)及多位翻轉(zhuǎn)的比值，得到DUT 的SEE 特性。

5 結(jié)論

本文以UltraScale+架構(gòu)的SRAM 型FPGA 為對象，搭建重離子-SEE 測試系統(tǒng)并提出測試方法。

針對器件加工工藝逼近摩爾定律極限造成SRAM 單元密集及FinFET 立體差異的特性，提出與之匹配的SEL、SEU 閾值及SEU 截面測試方法；搭建包含上位機監(jiān)控通訊的測試系統(tǒng)，可實現(xiàn)板卡級的數(shù)據(jù)預處理及針對測試電流、粒子翻轉(zhuǎn)數(shù)量、對應地址等數(shù)據(jù)的可視化監(jiān)控；以URAM 為主要測試對象，建立單位翻轉(zhuǎn)及多位翻轉(zhuǎn)的識別分類算法以考察不同LET 對MBU 幾率的影響。本文提出的SEE 測試方法能夠較為全面地評估UltraScale+ 架構(gòu)FPGA 的抗SEE 特性，為其在空間電子系統(tǒng)的后續(xù)應用提供支持。