黃 俊，任方圓，胡 歡，袁 愷，閔成彧

（聯(lián)合微電子中心有限責任公司，重慶 400000）

0 引言

隨著信息時代的到來，數據的吞吐量呈現(xiàn)出爆炸式的增加，其中70%以上的數據流量交互發(fā)生在數據中心[1-4]。光纖通信作為一種解決方案，能夠利用光信號傳輸更多的數據，效率更高，傳輸速度更快，同時能耗更低，使數據中心之間的帶寬傳輸能力得到了顯著提高[5-8]。馬赫-曾德爾調制器（Mach-Zehnder Modulator，MZM）作為光發(fā)射機的重要組成部分，它具有高速度和寬光譜等優(yōu)點。對于行波電極的MZM，通常需要2 V 至10 V 的驅動電壓以保證輸出光的高消光比[9]。然而，這對行波MZM的驅動電路卻提出了更高的要求。MZM 更高的傳輸速度迫使驅動電路采用更小節(jié)點的工藝來設計制造，工藝節(jié)點越小，器件的擊穿電壓也就越低，這與大擺幅驅動電壓相互矛盾。P.Rita 等人采用0.13 μm SiGe：C BiCMOS工藝設計了工作速度為40 Gb/s，輸出Vpp為4 V 的行波MZM 驅動器[10]。在2017 年，一種采用55 nm SiGe BiCMOS工藝的行波MZM 驅動器可以實現(xiàn)工作速率128 Gb/s，輸出電壓可達4.8 V[11]。然而，上述兩種方案中都沒有考慮輸入信號受工藝、電壓、溫度和封裝等因素的影響，信號強度會發(fā)生較大的變化，需要驅動器的增益可調；以及直流失調可能會導致系統(tǒng)不能正常工作。

為了解決上述問題，本文基于0.13 μm SiGe BiCMOS工藝設計了一種高速線性的行波MZM 驅動器。驅動器的輸入級采用可變電阻和可變電容實現(xiàn)了可變增益的功能；輸出級采用了擊穿電壓倍增實現(xiàn)大擺幅輸出；在輸出與輸入之間采用DCOC 以消除直流失調。后仿結果表明，輸出眼圖質量很好，驅動器工作速率最高為100 Gb/s，差分輸出Vpp約為4 V，驅動器實現(xiàn)了增益可調的功能，以及環(huán)路系統(tǒng)穩(wěn)定。

1 行波MZM

圖1 所示為行波MZM 的結構示意圖[12-14]，主要由兩個相位調制器、兩個Y 分支波導和相應的驅動電極組成。其中相位調制器由周期排放的PN 結構成，波導如圖中灰色實線所示，行波驅動電極由上下兩根傳輸線構成。當驅動器的差分輸出電壓施加到兩根傳輸線時，PN結的耗盡區(qū)寬度隨之變化，波導中的光相位也隨之改變，最終完成由電信號到光信號的轉換。為了減小傳輸線中的信號反射，每根傳輸線的末端需要接一個電阻與傳輸線的特征阻抗完成阻抗匹配。在本文中，行波MZM的等效電模型為：終端為100 Ω 的電阻、阻抗為50 Ω 的傳輸線。

圖1 行波MZM 結構示意圖

2 行波MZM 驅動器的基本原理

圖2 所示為行波MZM 驅動器的基本結構圖，主要由輸入級（Pre-Driver）、輸出級（Output-Driver）和直流失調消除（DCOC）構成。驅動器采用差分輸入、輸出可以有效地抑制電源噪聲和襯底噪聲，提高輸出信號的共模抑制比和輸出電壓的輸出動態(tài)范圍。輸入級完成與信號源的阻抗匹配以及信號的預放大。此外，輸入Vin通常是幅度約為200 mV 的差分信號，但是由于輸入信號受工藝、電壓、溫度和封裝等因素的影響，信號強度會發(fā)生較大的變化，而驅動器需要一個固定的輸出電壓驅動光調制器。為了適應強度變化的信號，輸入級的增益可調。

圖2 行波MZM 驅動器的基本結構圖

輸出級將輸入級輸出的信號（V1）進行放大并驅動光調制器。這里需要指出的是，輸出級需要在保證輸出大擺幅電壓的同時保證器件不擊穿。

失調一般是由系統(tǒng)的不對稱或者器件在加工過程中的失配引起的，比如工藝生產過程中的摻雜不均勻、刻蝕誤差等。如果電路中存在較大的失調電壓，那么經過多級級聯(lián)后，失調電壓可能因為很大的級聯(lián)增益使得后級電路工作點發(fā)生偏移甚至不能正常工作，嚴重限制了電路的性能。因此，DCOC 加在了輸出級的輸出端（Vout）與輸入級的輸入（Vin）之間，如圖2 所示。

2.1 輸入級

輸入級如圖3 所示，為了與芯片外部實現(xiàn)50 Ω 阻抗匹配的同時為輸入級提供合適的偏置電壓，輸入射隨對（Q1和Q2）基極端接50 Ω 到輸入電源VDD1。尾電流源在偏置電壓VG1的控制下為各個支路提供合適的工作電流。輸入射隨之后接差分放大電路（Q3和Q4）進行高頻信號峰化補償信道損失以及實現(xiàn)增益可調。發(fā)射極之間的兩個可變電容C1的數值由電壓VC_ctrl控制，發(fā)射極與尾電流之間的晶體管M1和M2工作在深線性區(qū)，假設M1（M2）的漏源電壓為VDS，則流過其電流為：

圖3 輸入級電路結構

其中μn為溝道的電子遷移率，Cox為單位面積的柵氧化層電容，W、L 和VTH分別為溝道寬度、長度和閾值電壓。當VDS＜＜2（VDS-VTH），式（1）變?yōu)椋?/p>

也就是說，IDS是VDS的線性函數。這種線性關系表明M1和M2可以用一個線性電阻表示，該電阻為：

這樣，M1和M2就可以作為一個由柵極電壓VR_ctrl控制的電阻。根據文獻，C1、M1和M2構成發(fā)射極負反饋，通過控制信號VR_ctrl改變Ron，實現(xiàn)對輸入級增益的連續(xù)控制；通過控制信號VC_ctrl控制C1的大小，實現(xiàn)零點可調。此外，在輸出端，采用并聯(lián)電感峰化技術（L1）來實現(xiàn)擴展帶寬[15]。

2.2 輸出級

為了提高調制光信號的消光比，同時為行波MZM提供合適的Vπ電壓，驅動器差分輸出擺幅設計為4 V，而SiGe BiCMOS 工藝提供的NPN-HBT 的擊穿電壓BVCEO為2.1 V，存在器件擊穿的問題。通常，行波MZM驅動器在輸出級使用共射共基結構來支持大擺幅，但是共基極管子的基極電壓恒定，最大擺幅受限于集電極-發(fā)射極擊穿電壓[16]。

為了打破BVCEO的限制，對傳統(tǒng)的共射共基結構進行了修改，在輸出級引入主信號通道和輔助信號通道將大擺幅均勻分配在共射共基管，改進后的輸出級電路如圖4 所示。輸出級采用的是差分輸入、差分輸出，其中主信號通道的信號主要經Q5、Q11和Q9到達輸出節(jié)點，輔助信號通道的信號經Q7和Q9到達輸出節(jié)點，其半邊等效電路如圖5 所示。由于信號傳輸路徑不同，輔助路徑信號到達輸出節(jié)點的時間要早于主路徑信號，傳輸時間不匹配將造成信號的失真，因此在輔助路徑Q7（Q8）的集電極增加電容CD來對時間常數進行調節(jié)，以確保主路徑信號和輔助路徑信號到達輸出節(jié)點時間接近。此外，為提高電路帶寬，輸出節(jié)點處的電感L2采用了并聯(lián)電感峰化技術。射隨級和輸出級尾電流源通過偏置電壓VG2來進行調節(jié)。

圖4 輸出級電路結構

圖5 輸出級的半邊等效電路

2.3 DCOC

DCOC 電路結構如圖6 所示，也是采用差分輸入和差分輸出，其中輸入為輸出級的輸出Vout，輸出端接輸入級的輸入端Vin。輸入信號首先經過一級射隨，再經過一個由R1和C2構成的低通濾波器，然后經過一級共源放大，最后再經過三級級聯(lián)的共射極放大電路輸出。需要指出的是，R1和C2構成的低通濾波的截止頻率約為79 kHz，這可以保證DCOC 環(huán)路不會反饋高頻信號，從而不會導致環(huán)路不穩(wěn)定的問題。

圖6 DCOC 電路結構圖

3 版圖與仿真結果

整體芯片版圖如圖7 所示，行波MZM 驅動器采用0.13 μm SiGe BiCMOS 工藝加工，該工藝提供的NPN-HBT特征頻率約為300 GHz。輸入級、輸出級和DCOC 分別位于芯片的左上位置、右上位置和底部。芯片尺寸大小為560 μm×780 μm（包含PAD 及外圍劃片道）。芯 片有2個電源電壓PAD（VDD1和VDD2）和5 個偏置電壓PAD（VG1，VG2，VG3，VC_ctrl和VR_ctrl）。為了便于調試電路，各個電源和偏置電壓獨立為芯片供電和提供偏置。核心電路采用對稱設計，級與級之間相對緊湊，減小寄生參數的影響。由于芯片工作電壓較高，擺幅較大，信號路徑應當充分考慮電流應力的影響。為了滿足芯片填充率及金屬、多晶密度檢查，使用了大量的退耦MOS 電容。

圖7 行波MZM 驅動芯片的版圖

輸入級增益隨VR_ctrl的變化曲線如圖8（a）所示，可以看出當VR_ctrl從1.5 V 增加至3 V 時，低頻增益可以從-1 dB增加至11.5 dB。這是因為輸入級中電壓VR_ctrl通過控制M1和M2的柵極電壓來控制其漏源之間的電阻，進而通過發(fā)射極負反饋來改變輸入級的增益大小。因此，行波MZM 驅動器通過M1和M2實現(xiàn)可變增益的功能。此外，輸入級的幅頻特性隨電壓VC_ctrl的變化曲線如圖8（b）所示，可以看出當VC_ctrl從0 增加至3 V 時，輸入級中的零點有顯著變化。這是由于VC_ctrl直接控制著C1的大小，從而通過發(fā)射極負反饋實現(xiàn)零點可調。

圖8 輸入級變化曲線

輸出級增益隨電感L2的變化曲線如圖9 所示。由圖中可知，當L2從50 pH 變化到200 pH 時，輸出級在頻率為42 GHz 處的峰化逐漸增強。當L2超過150 pH 后，高頻處的幅頻特性曲線出現(xiàn)了一個尖峰，這會導致在輸出眼圖出現(xiàn)過沖的現(xiàn)象，為此，輸出級增益曲線應該盡可能平坦，所以L2設置為100 pH。

圖9 輸出級增益隨電感L2 的變化曲線

輸入級、輸出級和DCOC 構成一個環(huán)路，環(huán)路頻域響應曲線如圖10 所示。由圖中可以看出，在環(huán)路增益為0 時，環(huán)路相位約為82°，也就是說，該系統(tǒng)有足夠的相位裕度，系統(tǒng)穩(wěn)定。這主要是因為DCOC 電路中R1和C2構成的低通濾波的截止頻率約為79 kHz，這可以保證環(huán)路不會反饋高頻信號。

圖10 環(huán)路頻域響應

當驅動電路輸入端的共模電平存在差值時，這個差值也會出現(xiàn)在驅動電路的輸出端。圖11 所示為輸出端的共模電平差值隨輸入端的共模電平差值變化曲線，可以看出當無DCOC 時，輸出端的共模電平差值隨輸入端共模電平差值線性地增加；而當有DCOC 時，當輸入差值小于12 mV 時，輸出共模電平差值幾乎為零，從而消除了直流失調，直到當輸入差值大于12 mV 后，輸出共模電平差值才開始增加。因此，DCOC 具有消除直流失調的作用。

圖11 輸出端的共模電平差值隨輸入端的共模電平差值變化曲線

驅動器的S 參數（S11和S21）隨頻率的變化曲線如圖12所示?？梢钥闯?，當頻率由0 增加至38.5 GHz 時，S11都小于-10 dB，這表明驅動器與信號源的阻抗匹配非常好，驅動器的輸入端反射非常小。S21為輸入到輸出的傳輸系數，表征信號增益及帶寬，S21在低頻時約等于26 dB，3 dB帶寬約為30 GHz。因此，S11和S21都表明驅動電路的工作頻率可以非常高。

圖12 行波MZM 驅動電路的S11 和S21 參數

當輸入差分信號Vin的Vpp為200 mV，速率為50 Gb/s的NRZ 時，可以得到驅動電路的后仿電壓輸出眼圖，如圖13（a）所示?？梢钥闯觯敵鯲pp約為4 V，jitter 時間約為1 ps，眼圖質量很好。當輸入差分信號Vin的Vpp為200 mV，速率為50 Gbaud 的PAM4 時，后仿電壓輸出眼圖如圖13（b）所示?？梢钥闯?，三個眼幾乎一樣大，眼圖質量很好，工作比特率速率可達100 Gb/s。這主要是由于驅動電路的線性度高，因此可以工作在PAM4模式。

圖13 后仿電壓輸出眼圖

4 結論

本文提出了一種新型的高速線性行波MZM 驅動器，完成了電路設計和版圖設計，其中芯片尺寸大小為560 μm×780 μm。仿真結果顯示，本文設計的驅動器的最高工作速率為100 Gb/s，輸出Vpp可達4 V，具有增益可調和消除直流失調的功能。